成果報告書詳細
管理番号20110000001335
タイトル*平成22年度中間年報 高速不揮発メモリ機能技術開発 高速不揮発メモリの開発
公開日2011/9/9
報告書年度2010 - 2010
委託先名エルピーダメモリ株式会社
プロジェクト番号P10002
部署名電子・材料・ナノテクノロジー部
和文要約和文要約等以下本編抜粋:1.共同研究の内容および成果等
(1)単体メモリセルの試作と評価
容量1Gbit以上の高集積度のReRAM を実現するための基本データの取得を目的に、単体メモリセル(抵抗変化素子と選択MOS トランジスタの直列接続)の試作、評価を行った。単体メモリセルの試作には、エルピーダメモリが所有しているテストレチクルを一部改良して用いた。試作は300mmウエハ加工ラインを用い、単体メモリセルを評価するための、ReRAM プロセスを立ち上げた。
抵抗変化素子膜としては、学会等で種種の材料が報告されているが、本研究では、既存のメモリプロセスとの整合性等も考慮して遷移金属酸化物を第一候補として選定した。また、素子膜とともにスイッチング特性を決める重要な要素となる電極材料/構造に関しても数種類を選択し、パラメータとして特性を比較した。更に、実際のメモリプロセス構築で必要となる熱処理工程の影響も評価し、素子構造構築の判断材料とした。
ロット試作→特性評価→物理解析→次ロット試作へのフードバックのサイクルをまわすことにより、平成22年度中に最終目標の一つである書き込み電流≦50μA を安定に実現できる構造を見出した。
書き込み耐性に関しては、最終目標である≧1016には未だ届いていない。現在、書き込みサイクル中にスタックした素子の物理解析により、その原因を調べており、また素子構造に合わせて、フォーミング、書き込み条件を最適化する検討を継続している。書き込み時間に関しては、(2)で述べる中規模アレイ搭載チップの完成後、平成23年度に詳細な評価を進める予定である。
以上の述べた様に、単体メモリセルの試作と評価により、中規模アレイ搭載テストチップの動作可能な書き込み電流レベルを実現できたことは、平成22年度の大きな成果であり、中規模アレイの動作実現の見通しを得た。
英文要約Title: Development of High-speed and Non-volatile memory Technology / Development of High-speed and Non-volatile memory. (FY2010-FY2011) FY2010 Annual Report
1. Fabrication and evaluation of 1T1R cell
 Resistive switching memory cell (1T1R) is fabricated at 300mm line for getting basic data of gigabit scale ReRAM memory. Various resistance change material are reported from same groups. In this program, transition metal oxide is chosen for some reasons. One of it is the consistency with the conventional memory process. Electrode material and structure are also the important parameter which controls switching behavior. So, some structures which are combined with different electrode material is fabricated and evaluated.
Low current write operation is the most important issue for ReRAM memory. In this program, final write current target is less than 50uA. We can clear this target by 1T1R memory cell within this fiscal year. About the other main targets: the endurance and the write speed, we will continue the improvement in the next fiscal year.
2. Design and fabrication of test chip mounting medium scale memory array
Final goal of this program is development of gigabit scale ReRAM memory. For this goal, we extract ReRAM characteristics and reliability data efficiently and liberally. We have designed test chip mounting medium scale memory array as the tool within this fiscal year. The scale of a main memory array mounting this chip is 64Mbit and it consists of one resistive switching element and one MOS transistor.
Test chip fabrication has started on December 2010 and is being developed in process as in the end of March 2011. Test chip will be evaluated next fiscal year.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る