成果報告書詳細
管理番号20100000001253
タイトル*平成21年度中間年報 ナノエレクトロニクス半導体新材料・新構造ナノ電子デバイス技術開発 ナノワイヤFETの研究開発
公開日2011/11/26
報告書年度2009 - 2009
委託先名国立大学法人東京工業大学
プロジェクト番号P09002
部署名電子・情報技術開発部
和文要約和文要約等以下本編抜粋:1.研究開発の内容及び成果等 (1)研究開発の内容 本研究開発ではSiナノワイヤFETを対象として、その性能がバルクFETを凌駕するために必要なデバイス構造と技術を検討することを目的とする。第一原理計算を用いた量子論によるSiナノワイヤの物性解明、伝導のコンパクトモデルの構築、先端試作ラインを用いたSiナノワイヤFETの作製を行う。以上の結果を踏まえ、実用化への本格的な研究開発を行なうためのSiナノワイヤデバイスのロードマップの作成を行う内容である。
(2)平成21年度の研究成果 a)コンパクトモデルを用いたバリスティック伝導のSiナノワイヤFETの特性解析 径の異なるSiナノワイヤの電子構造を第一原理計算によって導出し、バリスティックFETで最大のドレイン電流が得られるパラメータを明らかにするためにバリスティック伝導のコンパクトモデルを用いて解析を行った。まず伝導に重要となる電子の有効質量とサブバンドのエネルギー位置の関係を図1にまとめた。有効質量は径の増大とともに小さくなることが確認でき、同時にサブバンドのエネルギー間隔が小さくなっていくことがわかる。
英文要約Title: Development of Nanoelectronic Device Technology Project, “Research on Nanowire FET”, (FY2009-2010) FY2009 Annual Report
Si nanowire field-effect transistors (FET) is one of the candidates for future large-scale integrated circuit (LSI) with enhanced performance as well as reduced power consumption. This project aims to model and prove the potential performance of Si nanowre FET, based upon physical natures of nanowires as well as its process implementation. Firstly, the carrier transports within nanowire FETs with various diameters have been examined based on a house-made compact model under ballistic condition. The effective masses of the lowest subband, which are the important parameters for assessing the FET performance, decrease from 0.4 to 0.3 of the electron mass while increasing the wire diameter from 0.8 to 2.6 nm, indicating that Si nanowire with a larger diameter has advantage for larger on-current. On the other hand, the subband located near X point move close to the lowest subband, enabling the Fermi level of the source terminal to exceed the higher subbands. Under this situation, it is found that some of the carriers start to populate at higher subbands with large effective mass, resulting in the reduction in the average carrier velocity. To further analyze the carrier transports in Si nanowires, a compact model under quasi-ballistic transport has been newly created taking the elastic scattering and optical phonon into account. It has been revealed that the on-current of a Si nanowire FET with a diameter of 1.5 nm decreases from 40 uA to 25 uA due to the scattering. The ballisiticity of the FETs is 0.7 utmost when the gate length is 5 nm. Si nanowire FETs with various channel size and shapes in cross-section have been fabricated and characterized. A record-high on-current of 1600 uA/um has been achieved when normalization by circumference of the nanowire even with a gate length and a oxide thickness of 65 and 3 nm. Based on the obtained FET performances and the lithography scaling, Si nanowire FETs are expected to exceed the performances of the requirements in ITRS roadmap. Theses result strongly indicates the potential of Si nanowire FET for LSI applications.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る