成果報告書詳細
管理番号20110000001391
タイトル平成21年度~平成22年度成果報告書 高速不揮発メモリ機能技術開発 不揮発アーキテクチャの研究開発
公開日2011/12/13
報告書年度2009 - 2010
委託先名エルピーダメモリ株式会社
プロジェクト番号P10002
部署名電子・材料・ナノテクノロジー部
和文要約急速に普及が進む携帯電話、スマートフォン等の携帯機器はバッテリ駆動が主であり、搭載される部品、特に半導体メモリには低消費電力化が要求される。これと同時に、高速に動作をし、かつ電源を切ってもデータを保持する不揮発メモリを搭載するシステムの開発が望まれている。本研究プログラムでは、これらの要求に応える為「高速不揮発メモリの開発」で開発を行うReRAM(Resistivity RAM)を用いて、ReRAMデバイスの特性を活かしたメモリインタフェースと低消費電力不揮発アーキテクチャの開発を行なう。これらの開発に向けてまず、ReRAMデバイスの目標仕様を策定する必要がある。特に、ReRAMデバイスのSET/RESET動作時の電流・電圧と時間、SET/RESET後の抵抗分布、読み出し時の電流・電圧等の諸特性の把握に加え、不揮発メモリである為、書き換え回数の限界やデータ保持期間の信頼性に関しても調べる必要がある。ReRAMデバイスの諸特性、信頼性のデータを効率よく、かつ大量に測定、抽出する為に「高速不揮発メモリ開発」プログラムと協業して、中規模アレイ搭載のテストチップの検討と設計を行った。メモリ素子はReRAMデバイスと選択素子のNch~MOSトランジスタで構成され、ReRAMデバイスの特性(SET/RESET電流、電圧、時間)は材料の選定やプロセス条件によって変動することが予測される。不揮発アーキテクチャに適したReRAMデバイスの検討を行う際に、これら変動するReRAMデバイス特性に対応する必要がある。この為、電流と電圧のカバー範囲を広く取る為に電流駆動能力、耐圧が異なる2仕様の選択デバイスのNch~MOSトランジスタ(Cell~1,Cell~2)をテストチップに搭載した。テストチップの基本仕様は以下の通り。65nm CMOSプロセス、チップサイズ:7.3mm×9.47mm=69.131mm2、容量はCell~1:64Mbit、Cell~2:16Mbitの計、80Mbit。平成22年12月より試作を開始し、平成23年3月末現在、試作中である。今後、本テストチップからReRAMの諸特性を抽出し、高速不揮発メモリの特性を活かしたメモリインタフェースとアーキテクチャの検討を行い、平成24年度末までにプロトタイプチップの設計と開発を行う。
英文要約Title: Working papers (FY2010), Development of High-speed and Non-volatile memory Technology / Development of High-speed and Non-volatile Architecture.
Mobile phones, smart phones and other mobile devices are rapidly becoming popular and mainly battery-powered. The electrical components equipped in these mobile devices, especially semiconductor memories, are required low power consumption. Simultaneously, development of a system mounting non-volatile memory, which is fast speed operated and holding data even in turning off the power supply, is expected. In this program, by using ReRAM (Resistivity RAM) developed by “Development of High-speed Non-volatile memory” program, we will develop the low-power and non-volatile memory architecture and memory interface utilizing this ReRAM device characteristics and advantages. For these developments, target specifications for ReRAM device are needed to fix. Especially, it is needed to comprehend ReRAM device characteristics, such as electrical properties of SET/RESET operation voltage, current and time, resistance distributions after SET/RESET operations and current and voltage at read operation. In addition, the limits of endurance and data retention property should be also examined because ReRAM is non-volatile. Collaborating with “Development of High-speed Non-volatile memory” program, we study and design test chip mounting medium scale memory array in order to measure and extract ReRAM characteristics and reliability data efficiently and liberally. Memory device consists of ReRAM device and N-channel MOS transistor as a select device. This memory device characteristics, SET/RESET current, voltage and time, is expected to fluctuate depending on material selection and process conditions. When studying non-volatile architecture suitable for ReRAM device, we need to correspond to these fluctuating device characteristics. For this purpose, two different select devices, Cell-1 and Cell-2, are implemented in this test chip to cover current and voltage measurement ranges widely. Cell-1 and Cell2 has different type of Nch-MOS transistor in current driving force and break down voltage. The basic specification of this test chip is as follows. Process: 65nm CMOS, Chip Size: 7.3mm x 9.47mm = 69.131mm2, Capacity: 64Mbits (Cell-1), 16Mbits (Cell-2), total 80Mbits. Trial production has started on December 2010, and is being developed in process as in the end of March 2011. Hereafter, we will extract the characteristics of ReRAM from this test chip and study memory interface and architecture utilizing high-speed non-volatile memory. And we will have prototype chip development and design done by the end of March 2013.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る