成果報告書詳細
管理番号20110000001395
タイトル平成18年度~平成22年度成果報告書 スピントロニクス不揮発性機能技術プロジェクト(5)
公開日2011/12/13
報告書年度2006 - 2010
委託先名日本電気株式会社
プロジェクト番号P06016
部署名電子・材料・ナノテクノロジー部
和文要約本プロジェクトの最終目標は、電流誘起磁壁移動技術において、「単一磁壁で100 m/sの移動速度を低電流で実現する技術を開発するとともに、集積アレイによる新機能メモリの動作の実証を行う。」である。この目標を達成するために、(1)低電流で実現する技術の開発、(2)単一磁壁で100 m/sの移動速度の確認、(3)集積アレイによる新機能メモリの動作の、3つのステップが必要であった。この内、(1)については、垂直磁化方式の導入と、これを実現するCo/Ni積層垂直磁化膜の開発と磁壁移動素子への適用により、低電流化の目安である1×107 A/cm2台での動作を実現した。(2)については、磁壁移動距離が200 nmの素子の試作評価を行い、2 ns以下での磁壁移動による磁化反転を確認した。これは、100 m/sを超える磁壁の移動速度に相当する。さらに、(3)については、4キロビットの集積アレイを試作評価し、CMOSからの書き込み電流方向に対応した磁壁移動による情報書き込みをMTJの抵抗変化として検出することでメモリ動作を確認した。以上の結果、本プロジェクトの最終目標が達成された。以下にその技術内容を述べる。「単一磁壁で100 m/sの移動速度を低電流で実現する技術の開発」においては、まず、スピントルクによる磁壁移動の効率を向上させることによる書き込み電流密度の低減を、マイクロマグネティクスシミュレーションを用いて検討した。その結果、垂直磁化方式を用いることで電流低減が可能なことを明らかにした。この垂直磁化方式を実現するために、磁壁移動に適したCo/Ni積層垂直磁化膜を開発し、これを用いた磁壁移動型メモリ素子を試作評価した。すなわち、シリコンの表面に酸化層を形成したウエハを基板として用い、この上に磁性体膜をスパッタ法により形成した。この磁性体膜上に所望の形状に加工したマスクを形成し、イオンビームエッチングにより磁性体膜を加工した。また、磁性体に電流を流すための電極を形成した。以上の磁壁移動型素子では単一磁壁構造を形成するために、Co/Ni磁壁移動層の端部に、垂直磁気異方性の大きいCo/Pt積層垂直磁化膜を磁化固定部として配置した。以上の磁壁移動素子において、素子幅を変化させた素子での書き込み電流の測定を行った。その結果、素子幅を100 nm以下とすることで0.2 mA以下の書き込み電流を確認した。このときの電流密度は3×107 A/cm2であった。さらに、磁壁移動長 200 nm の素子で2 ナノ秒での書き込み動作を確認した。磁壁移動速度で100 m/s以上と換算された。以上のように、Co/Ni積層垂直磁化膜を用いた磁壁移動素子の試作評価により、単一磁壁で100 m/sの移動速度を低電流で実現する技術の開発が実現した。「集積アレイによる新機能メモリの動作の実証」では、200 mmのシリコン基板上にCMOS回路を形成した基板を用いて、4キロビットの集積メモリアレイを試作した。メモリ素子の磁壁移動部にはCo/Ni積層垂直磁化膜を用いた。また、Co/Ni磁壁移動層の左右の端部に、垂直磁気異方性の大きいCo/Pt積層膜を磁化固定層として配置した。さらに、Co/Ni磁壁移動層の磁化反転を検出するためのMgOトンネルバリアを用いたMTJ層を設けた。以上の集積メモリアレイにおいて、外部磁場による初期化で所望の単一磁壁構造を持つ初期磁化構造を確認した。すなわち、左右の固定層の磁化反転磁場の差をCo/Pt積層膜の磁気特性差によって設けた。外部磁場により、左右の固定層および中央のデータ領域の磁化を一方向に揃えた状態から、外部磁場を反転することで、データ領域が磁化反転した状態を経て、一方の固定層が磁化反転することで単一磁壁磁化構造を実現した。基板上の回路から素子に供給される双方向の書き込み電流の方向に従って、高抵抗と低抵抗をMTJにより読み出せることを確認した。すなわち、書き込み電流として010101・・・のデータに対応した繰り返し書き込み電流、さらには、0000・・・、1111・・・、0000111100001111・・・などに対応した繰り返し書き込み電流の極性に対応したMTJの抵抗変化を検出することでメモリ動作を確認した。以上、本プロジェクトの最終目標である「単一磁壁で100 m/sの移動速度を低電流で実現する技術を開発するとともに、集積アレイによる新機能メモリの動作の実証を行う。」に対して、(1)低電流で実現する技術の開発、(2)単一磁壁で100 m/sの移動速度の確認、(3)集積アレイによる新機能メモリの動作の実証に取り組んだ。垂直磁化方式の導入と、これを実現するCo/Ni積層垂直磁化膜の開発と磁壁移動素子への適用により、1×107 A/cm2台での低電流動作と、100 m/sを超える磁壁の移動速度に相当する磁化反転を確認した。4キロビットの集積アレイを試作評価し、CMOS回路からの書き込みを、MTJの抵抗変化として読み出すことでメモリ動作を確認した。
英文要約Title : Spintronics Nonvolatile Devices Project(FY2006-FY2010)Final Report
The purpose for this project is to develop high speed current induced magnetic domain wall motion (DWM) technology of above 100 m/s with low write-current for memory application, and to confirm memory operation by using memory array device with DWM.Current-induced magnetic domain wall motion is an attractive phenomenon for the development of scalable magnetic memories. We have created a new memory cell using DWM. The cell has two ends that fix magnetization as spin injectors and a middle part that moves a DW. A single DW was introduced and trapped in the end of the middle part and was moved by spin-polarized electrons. The DW positions corresponded to the stored data. Placing an MTJ in the DW-moving region made it possible to detect the direction of magnetization.To reduce the write-current of DWM cell, we used a perpendicular magnetic anisotropy (PMA) material for the free layer. Comparing with an in-plane magnetic anisotropy (IMA) materials, the PMA material enables more efficient DWM. As a result, even in a much larger critical field of several hundreds Oe, the critical current density becomes small of less than 1x10^8 A/cm^2. We developed Co/Ni laminated film with PMA as the free layer and Co/Pt laminated film with PMA as the pinning layers. We found out that a Co/Ni multilayer with PMA is the most suitable material for DWM, because of its small current density with large pinning field and high velocity.Cell elements with various widths were fabricated. The write current decreased as the width decreased and reached less than 0.2 mA below 100 nm width. Minimum current density, we confirmed, was 0.3x10^8 A/cm^2. Such a small current enables us to achieve the smallest cell layout. Less than 2 ns switching for DWM length of 200 nm was obtained without a write current increase, corresponding to more than 100 m/s DW velocity. So, this property is promising for device operation for more than 200 MHz.Critical current and critical field for a number of samples, and energy barrier (ΔE/kBT) by measuring self-distribution of the critical field were investigated. In agreement with a micro-magnetic simulation, the critical current density is insensitive to the critical field, although the energy barrier increases monotonically with the critical field. These results suggest that we can reduce the write-current by scaling, with maintaining a sufficient thermal stability by forming appropriate pinning sites, for example step structure. This is a unique advantage of DW-motion technology.We have fabricated a 4k-bit memory array with decoder circuits. MR ratio up to 100% was achieved by a optimizing in magnetic layer composition. A resistance histogram, after +I and -I currents were injected into the array device, showed clear separation of R0 and R1. Good reproducible switching and overwrite properties were confirmed.From the above results, we successfully achieved the purpose for this project as follows; to develop high speed current induced magnetic domain wall motion (DWM) technology of above 100 m/s with low write-current for memory application, and to confirm memory operation by using memory array device with DWM.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る