成果報告書詳細
管理番号20110000001795
タイトル平成19年度~平成22年度成果報告書 平成19年度採択産業技術研究助成事業 07A14003a 次世代半導体デバイス特性劣化の物理モデルに基づくプロセスガイドラインと信頼性評価手法の開発 平成22年度最終
公開日2012/2/21
報告書年度2007 - 2010
委託先名大阪大学細井卓治
プロジェクト番号P00041
部署名技術開発推進部
和文要約TiN/Hf(La)SiOゲートスタックのGate-firstプロセス適合性を詳細に検証したところ、TiN電極が露出したTiN/Hf(La)SiOスタックでは、高温熱処理後にTiN電極中へのHf及びLa原子の拡散が見られ、これに伴うhigh-k膜の誘電率低下によるリーク電流低減効果の劣化を確認した。一方でpoly-Siキャップ層を有したpoly-Si/TiN/Hf(La)SiOスタックの場合、高温熱処理後もHf及びLa原子の拡散を抑制でき、優れた絶縁特性を維持できることがわかった。また、HfLaSiO膜を有するnMOSFETの試作・評価を通じ、最適組成がHf:La=1:1であり、電子移動度やストレス耐性の向上につながることを示した。
英文要約We have demonstrated that Hf or La penetration into the TiN gate electrode in the TiN/Hf(La)SiO/SiO2 gate stacks after high-temperature annealing. The Hf diffusion depending on TiN thickness is revealed to cause permittivity lowering of the high-k layer, which degrades the dielectric properties. In contrast, such diffusion is suppressed by adopting metal inserted polycrystalline silicon stack (MIPS) structure. On the other hand, we also demonstrated improved electron mobility and threshold voltage stability in nMOSFET with HfLaSiO dielectrics (Hf:La=1:1).
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る