成果報告書詳細
管理番号20120000000748
タイトル平成21年度~平成23年度成果報告書 省エネルギー革新技術開発事業 挑戦研究 極限CMOSの研究開発
公開日2012/6/29
報告書年度2009 - 2011
委託先名独立行政法人宇宙航空研究開発機構 国立大学法人名古屋大学
プロジェクト番号P9015
部署名省エネルギー部
和文要約新しい電子回路素子用基板材料としてSi0.5Ge0.5単結晶を育成し、その上に従来のシリコンテクノロジーでは実現不可能な超高速・低消費電力CMOSを実現することを目的とし、本研究開発を実施した。独立行政法人・宇宙航空研究開発機構(JAXA)が世界に先駆けて開発した新しい結晶育成法Traveling Liquidus-Zone (略称TLZ)法を適用して、未だ製造されたことのない大口径・高品質Si0.5Ge0.5基板の製造を行い、これと併行して国立行政法人・名古屋大学が高品質ひずみGeの研究と高移動度Ge MOS構造の研究を行い、目的とするCMOS製造の基本技術確立を目指した。結晶の大口径化に関しては、平成21年度末までに直径20 mm、平成22年度末までに30 mm、平成23年度末までに50 mmへ順次大口径化を図ることに成功した。TLZ法は拡散支配の物質輸送の時に均一組成が実現できる結晶成長方法である。結晶径が大きくなるにつれ、融液内の対流が激しくなり組成分布を乱すので、Si0.5Ge0.5の均一組成実現が難しくなる。研究では実験条件を種々検討し、温度勾配の大きさや温度分布の形状、試料配置の工夫などにより対流の影響の極小化を図り、最終的には、直径50 mm、長さ5 mmの均一組成Si0.5Ge0.5単結晶製造に成功した。組成均一性は基板全域にわたり50±1at%を達成した。Si0.5Ge0.5結晶のX線ロッキングカーブ測定により結晶性を評価したところ、004回折の半値幅は全域72arcsec (0.02°)以下であり、結晶性にも優れていた。高品質ひずみGeの研究に関しては、TLZ法によって作製したSi0.5Ge0.5基板上に伸張ひずみ量1.3%のひずみGe層を形成することに成功した。Si0.5Ge0.5基板の清浄化条件を検討し、アルカリ溶液による化学洗浄と超高真空中の熱処理によって、清浄表面の形成を確認できた。さらに、膜厚15nmのひずみGe層をエピタキシャル成長できた。ひずみGe層のモザイシティをSiGeエピタキシャル層上の試料と比較し、Si0.5Ge0.5基板を用いることでひずみ印加層のモザイシティを低減できることを実証した。一方で、Si0.5Ge0.5基板上に形成したひずみGe層の一部は、表面ラフニングの影響などによって緩和率にして38%のひずみ緩和をしていた。ひずみGe層のロッキングカーブ半値幅は0.79°で、当初の目標である0.3°には到達しなかった。断面TEM像より、Si0.5Ge0.5基板上に形成したひずみGe層には積層欠陥が見られるものの、SiGeバッファ層から引き継がれる貫通転位は観察されなかった。高移動度Ge MOS構造の研究に関して、ひずみGe層/Si0.5Ge0.5基板試料のHall移動度評価を行ったところ、室温で200cm2/Vsecの値を得た。目標とする高移動度達成が難しかった原因として、ひずみGe層のモフォロジーや歪緩和に伴う膜の不均質化の影響が懸念される。また、高移動度Ge MOS実現のための希土類系金属酸化物膜/Ge界面構造に関する研究を推進した。酸窒化物界面層を有するPr酸化物膜/GeON/Ge構造を形成し、これに熱処理を加えることで、通常のPr酸化物/Ge構造に比較して、リーク電流を低減できた。界面酸窒化膜の形成によって、界面反応を抑制し、Ge酸化物の形成を阻害できる構造とプロセスを構築したと言える。
英文要約Title: Project on Innovative Energy Saving Technology Development / Challenging Research / Research and development of ultra-high speed CMOS (FY2009-FY2011)
This research aims at realizing ultra-high speed and low energy consumption CMOS (Complementary Metal/Oxide/Semiconductor) devices using Si0.5Ge0.5 substrates, which breaks through limitation of silicon technology. For this purpose, we investigates large size and high quality Si0.5Ge0.5 wafer fabrication method, heteroepitaxial growth of strained Ge on the substrate, and fabrication of Ge MOS structure. In the research of large size and high quality Si0.5Ge0.5 wafer fabrication method, 50 mm diameter crystal growth method was studied. Traveling Liquidus-Zone (TLZ) method which JAXA (Japan Aerospace Exploration Agency) invented has been applied. In the vertical configuration, crystal growth was carried out at a temperature gradient of 10 K/cm and at a freezing interface temperature of about 1370K, using a Si feed and Ge melt forming agent. Si0.5Ge0.5 single crystals were grown and compositional uniformity was excellent: Ge concentration was 50 plus or minus 1at%. Superiority of the TLZ method for obtaining compositionally uniform crystals and applicability of the TLZ method to the growth of 50 mm diameter crystals were proved. Single crystal region length is about 5 mm. Full width at half maximum of X-ray rocking curves for 004 diffraction was less than 72 arcsec and showed good crystallinity of grown crystals. In the research of a high quality strained Ge layer, we achieved the formation of in-plane tensile strained Ge layer with a strain value of 1.3% on the Si0.5Ge0.5 substrate prepared by the TLZ method. We developed the cleaning process of a substrate and obtained the clean surface of a Si0.5Ge0.5 substrate. Then, we can prepare a 15 nm-thick tensile strained Ge heteroepitaxial layer. We compared the mosaicity of strained Ge layers on our Si0.5Ge0.5 substrate and Si1-xGex epitaxial layers formed on SOI substrates. We found that a Si0.5Ge0.5 substrate realizes smaller mosaicity and that leads to smaller mosaicity of a strained Ge layer than that on a conventional SiGe buffer layer. On the other hand, the strain in the Ge layer on a Si0.5Ge0.5 substrate is partly relaxed due to the surface roughening. As a result, the full width at half maximum of the rocking curve for the strained Ge layer is as large as 0.79 degree. Cross-sectional TEM observation revealed that there are some stacking faults in the strained Ge layer. We cannot estimate the density of the threading dislocations in the strained Ge layer because of the large surface roughening. In the research of high mobility Ge MOS structure, the Hall mobility for the strained-Ge/Si0.5Ge0.5 sample was measured to be 200 cm2/Vsec at RT. It is difficult to obtain the target high-mobility. We consider rough morphology and heterogeneity of strained Ge layers as origins of low mobility. We developed the Pr-oxide/Ge oxinitride/Ge structure for low leakage current and homogeneous interface with suppressing the interfacial reaction.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る