成果報告書詳細
管理番号20120000000891
タイトル平成21年度~平成23年度成果報告書 省エネルギー革新技術開発事業 第2世代超薄膜ゲート絶縁膜材料の研究開発
公開日2012/9/11
報告書年度2009 - 2011
委託先名国立大学法人東京工業大学 独立行政法人産業技術総合研究所
プロジェクト番号P09015
部署名省エネルギー部
和文要約温室効果ガス排出量の削減には、製造、交通・運輸、情報・通信、家庭、オフィスなどのあらゆるシステムの動作効率を高めていく必要があり、集積回路を用いたシステムの精密制御が不可欠である。また、ITの急激な普及とそれにともなう情報通信量の爆発的増大によって、データセンタ、ルータ、PC、携帯端末などに使用する集積回路自身のエネルギー消費量も年々増加しており、いずれ全エネルギー消費量の10%以上を占めることも予想されている。そのため、集積回路の消費電力の削減が重要であり、もっとも有効な方法である微細化技術を更に推し進める技術が必要とされている。
本研究開発は、微細化技術の中で最大の課題であるゲート絶縁膜の薄膜化を可能とする材料・プロセス技術を確立することを目的とする。従来のゲート絶縁膜であるHfO2とSiO2の積層構造では近い将来薄膜限界を迎える。そのため、高誘電体材料(high-k)が直接Si基板に接した「第2世代」のゲート絶縁膜の実現が急務であり、特に超薄膜となる0.5nmの等価酸化膜換算膜厚(EOT)を実現し、高い電気特性を得ることが必要である。研究開発では実用上必要となる低EOTを実現する方法を示し、界面特性、及びデバイス特性を改善する材料とプロセスを実験的に示すことを目標とした。また、量産化に必須となる技術である気相堆積(CVD)法のプロセス確立も行った。
ゲート絶縁膜に高誘電体材料であるLa2O3を堆積し、Si基板との界面反応によりシリケートを形成することで、high-k絶縁膜とSiの直接接合を実現した。過剰シリケート化反応によるEOT増加を抑えるため、適切な金属電極材料・構造の選択、及び熱処理プロセスのIn situ化により、0.5nmの EOTの維持を可能にした。プロセス温度の高温化により界面準位密度、及び固定電荷密度はそれぞれ回路動作上に要求される10の11乗以下を達成した。電極とhigh-k膜の界面にシリケートを形成することで、電極が引き起こす移動度の劣化を抑制できることを示した。本研究を行った結果、実用上の目安となる0.5nm台のEOTで150cm2/Vsの実効移動度を達成した。
また、CVD技術の開発については、希土類(La、Ce)系CVD/ALD反応系と成長条件を検討した結果、La2O3膜成長についてはシクロペンタジエニル錯体の加水分解反応、CeO2膜成長についてはアルコキサイドの熱分解反応による成長法を確立し、膜厚均一性、屈折率、表面モフォロジー等の目標値を達成した。アルカリ土類金属(Mg、Sr)についても、シクロペンタジエニル錯体の加水分解反応による酸化物成長条件を確立した。CeO2とLa2O3の積層によるMOSFETの移動度改善、及び、MgOとLa2O3の積層によるEOT低減を実証した。以上の結果、リーク特性や移動度特性においてEB蒸着法に同等あるいはこれに迫る性能をCVD/ALDによって達成し、量産に向けた開発指針を明らかにした。
本研究開発で得られた成果によって集積回路の微細化が更に可能であることが示された。この技術は、10年後の2022年の8nm世代の技術として、スマートデバイスのみならず、データセンタのサーバーマシンやスーパーコンピュータなどの超高性能デバイスにも導入され、地球規模で大きく貢献していくものと思われる。EOT が0.5nmの第2世代のゲート絶縁膜技術を世界に先駆けて立ち上げた意義は大きい。
英文要約Title: Leading Research Project for Development of Innovative Energy Conservation Technologies, Development of the Second-Generation Ultrathin Gate-Dielectrics Materials (FY2009-FY2011) Final Report

An effective way to suppress the greenhouse emission gases is to control all the systems in fields of manufactory, transport, information technology, housing and office by large-scale integrated circuits (LSIs). With the spread of LSI controls, power consumptions of LSIs are increasing. Therefore, reducing the power consumption of the LSI became an important problem. The most effective way for overcome the problem is the scaling of the metal-oxide-semiconductor field-effect transistor (MOSFET) devices. However, further thinning the already thinned gate dielectrics became a bottleneck for further scaling in MOSFETs. With conventional HfO2 and SiO2 stacking, scaling will face to a limit in a near future. Therefore, realizing a direct-contact of high-k on Si structure as 2-nd-generation gate-stack is needed for continue scaling of the gate dielectrics toward extremely small equivalent oxide thickness (EOT) of 0.5 nm with high FET performance. This project aims to prove the feasibility of direct-contact high-k on Si structure by material and process selection. Process technology for CVD is also performed.
Using interface silicate reactions of La2O3 and Si substrate, a direct contact of high-k on Si structure can be obtained. Excess silicate reaction was suppressed by metal selection and employing in situ process techniques. Interface states and fixed charges were successfully reduced down to 10 to the eleventh by adopting high temperature annealing. A novel process to form silicate at metal/gate dielectric interface was introduced to reduce the effects of metal electrodes on device performance. Using the developed techniques, an effective mobility of 150 cm2/Vs at an EOT of 0.5 nm was achieved.
CVD technology for La2O3 and CeO2 was developed by investigating the reaction systems and conditions; hydrolysis of La cyclopentadienyl for La2O3 and thermal decomposition of Ce alchoxide for CeO2, respectively. MgO and SrO growth processes were also established. Channel mobility improvement by the CeO2/La2O3 stacks and EOT reduction by the MgO/La2O3 stacks were demonstrated. Thermal and plasma treatments of La2O3 were also investigated to reduce the carbon impurity and leakage current. The resultant leakage and mobility characteristics for the gate stacks by CVD/ALD were comparable to those by EB evaporation. Directions of the further developments aiming at mass production were identified.
The achievements prove that devices can continue to scale toward the year of 2022 as 8-nm-technology. These devices might be introduced for various applications including mobile, servers and super computers, to contribute efficient control of all the systems with low power consumption. The output of this project promises a meaningful benefit for future lives in worldwide range.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る