成果報告書詳細
管理番号20130000000043
タイトル平成23年度成果報告書 平成23年度採択先導的産業技術創出事業11B09014d 極低エネルギー化を実現する統合化システムLSI設計技術 平成23年度中間
公開日2013/3/20
報告書年度2011 - 2011
委託先名学校法人早稲田大学 戸川 望
プロジェクト番号P00041
部署名技術開発推進部
和文要約 平成23年10月?平成24年9月において、当初の計画の【目標1-1】,【目標
1-2】,【目標2】にある通り、主に以下の3つの研究を実施した。
【項目1-1】システム抽象モデルの1つの解として、モジュールを追加しやすく
かつ小面積で消費電力の少ないレジスタ分散型アーキテクチャ、Huddle-based
Distributed Register アーキテクチャ (以下HDR) を提案した。HDR はシステ
ムLSIチップ内部にモジュールの群れ (ハドル; Huddle) という区画を導入、
各モジュールを抽象化したアーキテクチャである。これが【強結合】に相当す
る。ハドル導入によるモジュールの抽象化でモジュールを追加・削除を容易と
する。ハドルはクロック周期により決定される範囲内において任意の矩形を取
り、演算器やレジスタ、コントローラ、レベルコンバータを共有する。任意の
矩形を取るハドルに対しフロアプランするため、小面積で消費電力の少ないアー
キテクチャとなる。強結合されたハドルがまとまり弱結合を形成する。
【項目1-2】HDR アーキテクチャは複数電源電圧と複数サイクルレジスタ間通
信を扱う,新しいレジスタ分散型のアーキテクチャである。そのためHDR アー
キテクチャに適した,複数電源電圧と複数サイクルレジスタ間通信を同時に考
慮する高位合成アルゴリズムが必要となる。HDR はスケジューリング,バイン
ディング結果でハドルの構成が決まるため,あらかじめ回数を決定することは
難しい。また,HDR は複数電源電圧を扱うため,反復改良によりレベルコンバー
タの遅延を考慮すべきである。以上より,反復改良するアルゴリズムを採用す
ることとした。HDR を対象とする高位合成は以下の要素から構成される。

・初期ハドル合成
・スケジューリング/FU バインディング
・レジスタ/コントローラ合成/フロアプラン
・ハドル合成
・ハドル分割

【項目2】【項目1-1】ならびに【項目1-2】によって得られたHDRアーキテクチャ
を対象とする高位合成アルゴリズムの中で,特にハドル合成ならびにハドル分
割の方法に注目し,電源『弱結合』集合の形成方法・『強結合』集合を検討し,
最適化アルゴリズムフローを構築した。提案したアルゴリズムによっていくつ
かの例題アプリケーションをLSI設計した結果、従来技術を利用した場合に比
較しておよそ25%程度のエネルギー消費を削減していることを確認した。
英文要約We performed the following three research items:
1. We have proposed a huddle-based distributed-register architecture
(HDR), which is one of the distributed-register architecture but has
high energy efficiency. HDR architectures introduce a
non-uniform-sized island called a huddle, which shows
"strong-connection" between components in an LSI chip. In each huddle,
we have functional units, registers, controllers, and level
converters. Rectangular area in each huddle is determined by clock
period constraints. Since our huddles have non-uniform rectangular
area, an HDR architecture can be synthesized with small area and small
energy consumption. Furthermore, several huddles form
"weak-connections" and give several energy optimizations.

2. We have developed an HDR architecture synthesis algorithm based on
iterative refinement:

(1) Initialization
(2) Scheduling/binding
(3) Register/controller synthesis and floorplanning
(4) Huddling, and
(5) Unhuddling.

In (1), we generate initial huddle configuration. After that, (2) we
perform scheduling/binding for an input application program and (3)
generate controller and its floorplanning. Based on the results of
(1)-(3), we re-generate huddle through (4) huddling and (5)
unhudlling. The processes of (2)-(5) are iterated until we finally
have a final solution.

3. We have implemented the proposed algorithm and have several
experimental results. In these experiments, we introduce "multiple
supply voltages" to weakly connected components between huddles. The
results demonstrate that our developed algorithm can successfully
reduce the total energy executing an given application program by 25%
compared with conventional approaches.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る