成果報告書詳細
管理番号20130000000697
タイトル平成22年度-平成24年度成果報告書 高速不揮発メモリ機能技術開発 高速不揮発メモリの開発
公開日2013/10/29
報告書年度2010 - 2012
委託先名エルピーダメモリ株式会社
プロジェクト番号P10002
部署名電子・材料・ナノテクノロジー部
和文要約件名:高速不揮発メモリ機能技術開発 高速不揮発メモリの開発

独立行政法人新エネルギー・産業技術総合開発機構とエルピーダメモリ株式会社は、「高速不揮発メモリ機能技術開発/高速不揮発メモリの開発」として、既存の不揮発メモリに比べて、高速性、書換え耐性を大幅に向上させ、情報機器の圧倒的な消費電力低減を実現しうる高速不揮発メモリの開発を平成22年から24年までの3年間共同で行った。
また、共同実施先として、シャープ株式会社と独立行政法人産業技術総合研究所が参画した。メモリデバイスの仕様の策定は、「高速不揮発メモリ機能技術開発/不揮発アーキテクチャの研究開発」を行う中央大学チームと連携して実施した。ギガビットクラスのメモリを実現するために、抵抗変化素子膜として遷移金属酸化物を選択した。この薄膜を上下の金属電極で挟む構造の抵抗変化素子の材料と構造の検討を、主に単体メモリセルの試作と評価を通して行った。
この結果、平成23年度までにオンオフ比として一桁以上を、書き込み電流として20ΜA/セル程度を、書き込み時間として10NS程度を、書換え耐性として5×E7回程度を、データ保持特性として80年以上(@55℃)を確認できた。
これにより、プロジェクトの最終年度の目標である大容量プロトタイプチップの設計/回路シミュレーションを通して、ストレージクラスメモリの実用化判断を行うことが出来る見通しを得た。抵抗変化素子と選択デバイスとしてのNCH-MOSトランジスタから成るRERAMメモリセルをアレイ状に配置してメモリチップを構成する。平成24年度に実施した大容量プロトタイプチップの設計にフィードバックするため、中規模アレイ搭載チップおよび縦MOSアレイTEGの設計、試作、評価を行い、それぞれのアレイ動作を確認した。特に、縦MOSアレイTEGは、30-40NMプロセスで、選択デバイスに縦MOSトランジスタを用いた4F2メモリセルを使って平成23年度に設計を行い、平成24年度に試作を行って基本的なアレイ動作を確認することが出来た。
これと同じタイプのメモリセルおよびプロセスを使うことで、更に、これをスケールダウンすることにより、大容量プロトタイプチップおよび、これ以降のギガビットクラスの高速不揮発メモリ実現の可能性をプロセス、デバイス面から見出した。
大容量プロトタイプチップは、縦MOSアレイTEGで開発したメモリセルをベースに設計した、容量8ギガビットのメモリである。ストレージクラスメモリとして、システム側からのデータ転送の高速化の要求に応えるための仕様の検討を、「高速不揮発メモリ機能技術開発/高速不揮発メモリの開発」チームと協業して行った。
目標性能は、既存の不揮発性メモリであるSLC NANDフラッシュに対して10倍以上速いREAD、PROGRAM時間とした。現在、設計を完了し、チップレベルでの動作を検証中であり、回路的に目標を達成できる見通しである。
以上により、遷移金属酸化物を用いた、RERAMを、ギガビットクラスの高速不揮発メモリとして用いることで、ストレージクラスメモリが実用化可能なレベルであることの判断が出来た。
英文要約Title:Development of High-speed and Non-volatile memory Technology/Development of High-speed and Non-volatile Architecture

New Energy and Industrial Technology Development Organization (NEDO) and Elpida Memory,Inc. have been cooperating and developing high speed nonvolatile memory, which improves higher speed and endurance compared to existing memory
and will realize lowering power consumption of information technology device drastically, for three years since 2011 to 2013, entitled “Development of High-speed and Non-volatile memory Technology/Development of High-speed and Non-volatile Architecture”.
National Institute of Advanced Industrial Science and Technology (AIST) and Sharp Inc. also have participated in this collaboration.
Memory device specification is designed with Chuo University promoting “Development of High-speed and Non-volatile memory Technology/Development nonvolatile architecture”.
To realize giga bit class memory, transition metal oxide film is selected as resistivity switching film.
Material and structure of resistivity switching film which consists of this transition metal oxide film interposed between top and bottom metal electrodes have been studied by test production and evaluation of simplicial memory cell.
As this result, over one digit on/off ratio, write current 20uA/cell, write time 10ns, endurance 5xE7 and data retention over 80years@55C have been achieved by 2012.
By reflecting these results to design and simulation of large scale prototype chip, final goal of this project, the judgment of Storage Class Memory’s(SCM) commercial viability can be prospected.
ReRAM cells consisted of resistivity switching element and N-ch transistor as select device are arrayed and make up memory chip.
To feedback to the prototype chip design, we have designed, made and examined middle scale array and vertical transistor array TEG, and confirmed both array operations.
Especially, vertical transistor array TEG, adopting 30nm-40nm process and 4F2 size vertical transistor as select device, have designed in 2012.
And its basic array operation has been confirmed in 2013.
By using and improving this type of memory cell and process, the possibilities of prototype chip and further giga bit glass high speed nonvolatile memory can be found out with the object of process and device.
Large scale prototype is designed as 8 giga bit chip based on cell which was developed at vertical transistor array TEG.
We collaborated with “Development of High-speed and Non-volatile memory Technology/Development of High-speed and Non-volatile Architecture”
project team to accommodate requests from SCM application system which needs higher speed data transfer.
Target specifications of write and read access time are set more than 10 times faster than the existing SLC NAND Flash.
Prototype chip designing has already completed, currently whole chip level verification is ongoing and target achievement will be received vision
from this verification.
Therefore, we can conclude that SCM is on feasible level by using transition metal oxide film ReRAM for giga bit class nonvolatile memory.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る