成果報告書詳細
管理番号20130000001001
タイトル平成21年度-平成24年度成果報告書 極低電力回路・システム技術開発(グリーンITプロジェクト
公開日2013/10/22
報告書年度2009 - 2012
委託先名株式会社半導体理工学研究センター 国立大学法人東京大学 学校法人慶應義塾
プロジェクト番号P09003
部署名電子・材料・ナノテクノロジー部
和文要約件名:平成21年度-平成24年度成果報告書 「極低電力回路・システム技術開発(グリーンITプロジェクト)」
本成果報告書では,本プロジェクトで実施した下記の6つの研究開発項目[1]-[6]に関する成果について報告する。LSIの低電力化には電源電圧の低減が効果的であるが、電源電圧を0.5V以下の極低電圧にすると先端微細トランジスタのしきい値電圧ばらつきの影響が際立ってくるため、大規模な集積回路を0.5Vで動作させることは困難であった。本技術開発は、回路・システム技術の観点から、ばらつき対策などを研究開発し、世界に先駆けて将来の基本技術である0.5V動作を実用レベルで達成することを主眼としている。 [1] ロジック回路技術開発では、新型フリップフロップ(CLFF)で16ビット整数演算器の0.3V台の低電圧動作を実現し、消費電力を1/10以下に低減した。更に、大規模回路の低電圧動作のために、細粒度電源制御技術、パリティを活用した遅延モニタ、間欠型LC共振クロックなどを開発した。[2]メモリ回路技術開発では、ビット線振幅ばらつき対策として電荷に着目した回路を考案して、消費電力を1/10以下に低減した。低電圧でも高速な差動8TSRAMや低電圧動作に適した小振幅ライトバック8TSRAMなど、様々な要求に対応し得る技術体系を構築した。電荷注入によるメモリセル安定性向上に関する先駆的研究開発を行った。[3]アナログ回路技術開発では、デジタル回路を多用したアーキテクチャにより、共に0.5V動作のPLLとADCを実現した。1MHzあたりの消費電力はどちらも1μW以下である。[4] 電源回路技術開発では、世界に先駆けて開発したデジタルLDOと上記遅延モニタを組み合わせた適応型協調制御により、0.5V程度の入力電圧が変動してもロジック回路が正常動作することを実証した。高効率Buckコンバータなど電源回路を体系的に開発し、極低電力0.5V SoCを実現する上で必須の基盤技術を構築した。[5] 極低電力LSIチップ統合最適化技術では、限界追求型の統合Aチップと大規模実証型の統合Bチップを題材とした。統合Aチップでは、ロジックとメモリをそれぞれのエネルギー最適条件で同時に動作させるチップアーキテクチャを開発し、チップの消費電力の1/10以下を達成した。統合Bチップでは、3000万トランジスタの大規模SoCを開発し、極低電圧での動画像処理を実証した、チップ全体の消費電力は1.2V時の1/3以下である。[6] 低電力無線/チップ間ワイヤレス技術・無線A アクセスポイント間向け超高速通信では、130GHz帯の無線通信をCMOSで初めて実現し、11Gbpsの高速通信を50pJ/bit 以下で達成した。無線B LSIチップ間の非接触データ転送技術によるデータ伝送では、近磁界結合方式により、送受信機対抗通信で10pJ/bit以下を達成した。無線C センサネット等のユビキタスネットワーク向けの低電力無線では、315MHz帯で1Mbps通信を、 間欠サンプリング受信回路とデュアル電源方式送信回路で、共に50pJ/bit 以下 を達成した。どの研究開発項目も当初設定した最終目標を上回る成果をあげることが出来た。また、プロジェクト途中の加速により、世界をリードし統合LSIチップの目標達成と一層の性能改善や機能拡張に繋がる成果が得られた。更に実用化に向けて、大規模チップや様々な用途のチップに対応出来る体系的な基盤技術の構築や、小さなチップ面積で低電圧動作が実現できる実用的な成果が得られた。
英文要約Title: Extremely Low-Power Circuits and Systems Technology Development Project (Green IT project) (FY2009-2012) Final Report

Extremely Low Power Circuit and System Technology Development Project, which was started from 2009, was primarily aimed for reducing power consumption of LSIs which would be used in future various network systems. In this report, we describe results of 6 kinds of R&D items below. [1] Extremely low voltage logic circuit [2] Memory circuits for extremely low power consumption [3] Extremely low-power analog circuits [4] Power management and conversion circuits [5] Chip integration for optimized extremely low power LSI [6] Extremely low power wireless communication circuits Lowering power supply voltage is the most effective for power reduction of LSI. Since current mainstream of supply voltage is about 1.2V, then lowering less than 0.5V of supply voltage can reduce to 1/10 of the operating energy. However, since in this extremely low voltage, the influence of the variation of fine transistors becomes prominent, it has been very difficult for such large LSI using advanced fine process to be able to operate at 0.5V. In our R&D of this technology, we have aimed to demonstrate robust LSI operation at 0.5V for the first time in the world, taking several measures for the variations in the perspective of technology circuits and systems. By using standard CMOS processes such as 65nm, 40nm (logic node), our technology can contribute to mass productions of many companies.We have achieved many results that exceeded the final target originally set to any item of this R&D. In addition, by acceleration budgets, the results and outcomes certainly lead to the world, and further enhancements of performance for the LSI chip integration are obtained. For practical realizations, further outcomes such as general completeness and versatility for various application and larger-scale chip, are obtained. 37 papers from our outcomes have been adopted in several international academic conferences such as ISSCC, VLSI symposium and so on, and received high reputations internationally.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る