成果報告書詳細
管理番号20140000000258
タイトル平成23年度-平成25年度成果報告書 省エネルギー革新技術開発事業 先導研究 極低消費電力III-V族化合物半導体CMOSの研究開発
公開日2014/6/13
報告書年度2011 - 2014
委託先名国立大学法人東京大学 日本電信電話株式会社 住友化学株式会社
プロジェクト番号P09015
部署名省エネルギー部
和文要約 高品質III-V層成長技術の開発に関し、InP及びGaAs基板上のInGaAs層成長技術については、nMOSFET用のInGaAs層、ひずみInGaAs層及びInGaAs/InAs/InGaAsからなる量子井戸構造の結晶成長条件を最適化し、各層で3nm程度の膜厚を実現できる高い膜厚制御性をもつ高品質エピ層形成に成功した。GaSb又はInAs基板上のSbを含むエピ層結晶成長技術については、高品質のGaSb及びInGaSbエピ層の形成条件を見出すと共に、GaSb表面に数nmのInAs層形成技術を確立した。Si上のIII-Vチャネル層形成技術に関し、nMOSFET用基板として、極薄InGaAs/InAs/InGaAs量子井戸構造やひずみInGaAs層の絶縁膜を介してのSi基板上への貼り合わせ技術を確立した。pMOSFET用基板としてInAs基板上にエピ成長したGaSb層及びInGaSb層を、絶縁膜を介してSi基板上に貼り合わせGaSb-OI層を形成する技術を確立した。InGaAsチャネルとGaSbチャネルの集積化のため、InGaAs層をGaSb基板上に貼り合わせることに成功した。III-V CMOS界面制御技術に関し、InGaAsチャネル上に、極薄Al2O3とHfO2を原子層堆積(ALD)法により堆積することにより、低界面準位のまま1.08nm のゲート容量等価膜厚の薄膜化を達成した。一方GaSb MOS界面に関し、ALD温度低温化と熱工程の低温化が界面準位低減に重要であることを明らかにした。更に、GaSb表面のInAs被覆によりGaSb MOS界面準位低減が低減できること、特に1.5nmのInAsの挿入で界面準位密度が最小化できることを示した。III-V CMOSトランジスタ技術に関し、nMOSFETについてはソースドレイン(SD)となるNi-InGaAs合金層の表面をクリーニングする技術の導入によりコンタクト抵抗を大幅に低減し、InGaAsにおける低抵抗自己整合メタルSD形成技術を確立した。このSD構造とSi基板上InGaAs(3nm)/InAs(3nm)/InGaAs(3nm)量子井戸チャネルを用いることで、チャネル長 20nmにおいて2.38mA/umという高いオン電流をもつIII-V nMOSFET動作を実証した。更に、このチャネルをフィン型に狭窄化し立体構造化することで、Si上InAs-OI Tri-Gate nMOSFETの動作を実証した。チャネル長20nm、電源電圧 0.5V の下で600uA/umを越える高い電流駆動力を実証すると共に、立体構造ゲート化による短チャネル効果の大幅な抑制を実現した。加えて、バックゲート電圧印加により閾値電圧が制御できることを示した。一方pMOSFETについては、Ni-GaSb合金がメタルSDとして優れていることを見出した。このSDを用い、GaSb基板上及びSi基板上のGaSb-OI層にpMOSFETを作製し動作を実証した。特に、GaSb表面を2.5nmのInAs層で被覆することにより、室温で159cm2/Vs のピーク正孔移動度を実現した。同様に、InGaSb-OI pMOSFETの動作を実証し、267cm2/Vs のピーク正孔移動度を実現した。結果として、GaSb及びInGaSb pMOSFETにおいて、Si pMOSFETの正孔移動度を越える移動度を実証した。以上の成果より、III-V族半導体材料系を用いた相補型MOSFETの技術基盤の構築を行うという本研究開発の最終目標を達成した。
英文要約 In this study, we are developing CMOS using III-V channels on the Si platform for realizing ultra-low voltage operation. In order to realize this device, we have performed the following researches. As for the epitaxial growth technologies of high quality III-V layers, we optimized the growth condition of ultrathin and quantum well InGaAs on InP and GaAs with high thickness uniformity. Also, we have established the growth condition of GaSb and InGaSb channel layers on GaSb and InAs substrates. In addition, InAs growth on GaSb has been realized for MOS interface passivation. As for the channel formation technologies of III-V channels on Si, we developed the fabrication process of the direct wafer bonding for unltrathin quantum well InGaAs/InAs/InGaAs-On-Inslulator (-OI) on Si and strained-InGaAs-OI on Si for nMOSFET applications, GaSb-OI on Si and InGaSb-OI on Si for pMOSFET applications, and InGaAs-OI on GaSb for CMOS applications. As for the gate stack technologies of III-V CMOS, MOS interface properties of atomic layer deposition Al2O3 and HfO2 gate stacks on InGaAs were studied. By inserting only 2 monolayer Al2O3 between InGaAs and HfO2, sufficient to maintain low interface state density, we realized 1.08 nm EOT InGaAs gate stacks with low gate current and low interface state density. We found that lower ALD temperature and annealing temperature are important for improving the GaSb MOS interfaces. It was also found that InAs passivation is effective in improving Al2O3/GaSb MOS interface properties. In order to realize deeply-scaled high performance III-V nMOSFETs, we developed a plasma cleaning technology for Ni-InGaAs surfaces in order to reduce the contact resistance. By combining this technology with In0.3Ga0.7As/InAs/In0.3Ga0.7As quantum well channels, we demonstrated 20-nm-channel length InGaAs(InAs)-OI nMOSFETs on Si. These devices exhibited the on-current of as high as 2.38 mA/um. We also realized Tri-gate MOSFETs by using Fin structures with width of down to 30 nm, which exhibited the on current higher than 600 uA/um at supply voltage of 0.5V. The devices provided much better short channel effect immunity and threshold voltage control by substrate bias modulation. As for the development of III-V pMOSFETs, it was found that Ni-GaSb alloy was one of the most suitable materials as source/drain in GaSb p-MOSFETs. The operation of GaSb, GaSb-OI and InGaSb-OI p-MOSFETs with the Ni-GaSb metal source/drain was demonstrated. In particular, GaSb-OI and InGaSb-OI MOSFETs with 1.5-nm-thick InAs MOS interface buffer layers exhibited the peak mobility of 159cm2/Vs and 267cm2/Vs, respectively, demonstrating the higher hole mobility than that of Si pMOSFETs. Through these achievements, we accomplished the final targets in this project through the demonstration of the fundamental technologies of III-V complementary MOSFETs aiming at ultralow power logic device operation.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る