成果報告書詳細
管理番号20160000000677
タイトル平成22年度-平成27年度成果報告書 低炭素社会を実現する超低電圧デバイスプロジェクト
公開日2016/8/5
報告書年度2010 - 2015
委託先名超低電圧デバイス技術研究組合 株式会社東芝 株式会社日立製作所 東京エレクトロン株式会社 株式会社荏原製作所
プロジェクト番号P10023
部署名IoT推進部
和文要約件名:平成22年度-平成27年度成果報告書 低炭素社会を実現する超低電圧デバイスプロジェクト

磁性変化デバイスは、磁化固定層をMTJの最上層に配置するトップピン構造とし、実動作上の無限回である1京回の書き換えの実証、書き込み電流の15μAまでの低減、集積化プロセスの開発、16kビットMRAMアレイでの抵抗ばらつき抑制(16%)などを実証した。1Mbitマクロを試作、評価し、読み出し速度として10ns(プリチャージ時間8ns、センス時間2ns)を得た。更なる高密度化に向けて、多値MTJを開発した。また、メモリ以外のMTJの展開として、電流センシング用のMTJを開発し、-10μAのセンシング精度に相当する特性を実現した。
相変化デバイスでは、GeTe/Sb2Te3超格子膜を開発した。第一原理計算から、Ge原子の短範囲移動が、抵抗変化を発生させるモデルを提示した。GeTe/Sb2Te3超格子構造を、世界で初めて300mm基板上に形成し、高品質化により書き換え回数1億回以上を実証した。さらに、GeXTe1-X/Sb2Te3(x<0.5;Ge欠損系)超格子膜を提唱し、抵抗変化がGeTe/Sb2Te3と比べて、60%の1.2V以下の電圧、2.5pJ以下のエネルギーで起こることを示した。16kbチップ、2Mbマクロを開発し、メモリ動作を確認した。また、ポリSiダイオードを用いた、クロスポイントセルPRAMの技術開発も行なった。
原子移動型スイッチデバイスでは、3端子構造で1kビットアレイを試作し、動作を実証した。特性ばらつきを抑えた6x6、及び、48x48プログラマブルロジックを用いて、その機能検証を行った。原子スイッチを用いたプログラマブルロジックは、SRAMスイッチと比較して、ロジックセル面積で-75%、電力で最大-61%、信号遅延で最大-65%を達成した。CPUには負荷が大きい処理をプログラマブルロジックで実行することで、チップの電力を下げることができた。処理速度が60倍と高速であり、処理あたりのエネルギー効率を30倍にできた。
微細ナノカーボン配線では、650℃以下での多層グラフェン成長技術を開発し、結晶から剥離されたグラフェン並みの膜成長が可能なことを実証した。多層グラフェンへの金属塩化物の層間ドーピングを用いて、ドーピング効果(フェルミレベルシフト)と抵抗低減(1.4-4.7Ω/□)
を実証した。触媒ダマシン配線アレイを下地にして、多層グラフェンの選択成長を行い、hp30nm、0.7mm長の配線形成を300mm基板上で実証した。カーボンナノチューブ(CNT)では、40を超えるビア底からの選択成長を実証した。300mm基板上で、均一性のよいCNT-CMPを実現し、2万個直列のビアチェーン構造を高歩留りで実現した。CNTへのドーピングの検討により、Ni-B上成長によるBドーピング、吸着ドーピングによる抵抗低減を実証した。
ナノトランジスタ構造デバイスでは、SOI構造のSOTBトランジスタを開発し100万個以上のトランジスタで、ばらつき5σ±0.1V以下と1Mb以上のSRAMで0.4V動作を実証した。また、超低電圧動作回路を高信頼設計するために、設計環境指針を提示した。実証アプリケーションチップを評価し、0.4V以下の超低電圧での動作を確認し、従来デバイスに対して消費電力を1/10に低減する基盤技術を実用化回路レベルで実証した。また、原子移動型スイッチとの融合チップとして、原子移動型スイッチROMを搭載したマイコンを試作し、最小読出し電力0.295pJ/bitの低電力性能を実証した。
以上の新デバイスを集積化するために、BEOL設計・製造基盤を開発した。
英文要約Title : Ultra Low-voltage Device Project for Low-carbon Society (FY2010-FY2015) Final Report

Utilizing STT-MRAM with a top-pinned magnetic tunnel junction, write and read cycle exceeding 10^16, reduction of switching current down to 15uA, and suppression of MTJ resistance variation down to 16% were verified. One mega-bit STT-MRAM macro demonstrated 10ns read speed comprising of 8ns pre-charge and 2ns sensing. Multi-level MRAM was also developed. A MTJ suitable for current sensing was developed and sensing accuracy of -10μA was measured.
GeTe/Sb2Te3 super-lattice film was developed. First principle calculations showed a short range of Ge atoms’ movement was responsible for the resistance change of the super-lattice film. The film was formed on 300mm wafers for the first time, and program/erase cycle exceeding 10^8 was achieved. Resistance change of a GeXTe1-X/Sb2Te3 (X<0.5;Ge deficient) film was measured to happen at 1.2V, which is smaller by 40% than that needed for GeTe/Sb2Te3 film. This film consumed only 2.5pJ for resistance change. 16kb and 2Mb macros were verified to operate. A cross-point cell was also fabricated using a poly-Si diode as a switch.
One kbit array was fabricated using a three-terminal Atom Switch and its operation was verified. 6x6 and 48x48 programmable logics were demonstrated to operate using Atom Switch with reduced performance variability. Compared to a programmable logic with SRAM switch, Atom Switch logic showed reductions of area, power dissipation, and signal delay by 75%, 61%, and 65%, respectively. By off-roading heavy data processing to Atom Switch logic, total energy consumption was reduced and 60 times higher processing speed and 30 times larger energy efficiency per operation were also demonstrated.
Multi-layer graphene was grown under 650°C having almost the same property as a stripped film from a crystal graphite. Using metal chloride doping into layers, a doping effect (Fermi level shift) and resistance reduction (1.4-4.7Ω/□) were measured. Graphene film with 0.7mm length and 30nm hp was selectively grown using catalytic damascene wiring as a substrate. CNT growth from the bottom of a hole with the aspect ratio of 40 was demonstrated. Uniform CNT-CMP was performed on a 300mm wafer, and CNT via-chain contact was achieved using 20000 vias connected in series. Development of doping into CNTs grown on Ni-B realized Boron doping and resistance reduction by adsorption doping.
Measurement of a million SOTB MOSFETs demonstrated small Vth variability of ±0.09V at ±5 sigma. A 2Mb SRAM was verified to be fully operable at the applied voltage as low as 0.37V. Design and test platforms have been simultaneously developed. Design verification results showed that the circuits made based on the SOTB platform performed at less than 0.4V, demonstrating 10 times more energy efficient. Atom-Switch ROM embedded micro controller recorded energy consumption of 0.295 pJ/bit for read operation.
BEOL-device design & manufacturing platform was developed in order to integrate new devices into Si CMOS circuits.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る