成果報告書詳細
管理番号20160000000786
タイトル平成23年度ー平成27年度成果報告書 ノーマリーオフコンピューティング基盤技術開発
公開日2016/9/21
報告書年度2011 - 2015
委託先名株式会社東芝 ルネサスエレクトロニクス株式会社 ローム株式会社
プロジェクト番号P11001
部署名IoT推進部
和文要約件名:平成23年度ー平成27年度最終報告書 共同研究項目「ノーマリーオフコンピューティング基盤技術開発」((株)東芝、 ルネサスエレクトロニクス(株)、 ローム(株)、東京大学)

(1)次世代不揮発性素子を活用した電力制御技術の開発
(1)ー1((株)東芝)
(1)ー1ー1:
低電流かつ50fC以下で高速反転可能な垂直磁化方式の次世代MTJ素子を開発した。更に、65nmCMOSテクノロジーで、次世代MTJ素子を搭載した高速かつ低電力な4MbーMRAM回路を作成した。
(1)ー1ー2:作成した4MbーMRAMを用い、周辺回路のパワーゲーティングが可能な高速かつ低消費電力な不揮発メモリからなるラストレベルキャッシュ(LLC)メモリシステムを開発した。このキャッシュメモリは、SRAMとMRAMのハイブリッド階層からなるシステムである。この超高速パワーゲーティング手法を使用しているMRAMーLLCの消費電力は、従来のSRAMーLLCと比較して90%削減可能である。

(1)ー2 (ルネサスエレクトロニクス(株))
スマートシティ向けとしてセンサーネットワーク低電力技術開発を行い、センサーノードのアーキテクチャと自律適応型ノーマリーオフ電源制御技術の開発・提案を行った。また実証ボード開発を行い、センサーネットワーク・デモ開発を通して従来マイコンを用いたセンサーノードと比較し約10倍の低電力性能が実現できることを実証した。

(1)ー4 (ローム(株))FeRAMを混載した生体センサーLSIを設計、試作し(神戸大学、ローム)、FeRAM部を間歇動作させることにより、メモリ部の平均消費電流を10分の1以下(270ーAから1ーA)に削減した。また、高信頼心拍抽出アルゴリズムを用いるノーマリーオフ心電計測フロントエンドの設計・評価を行った。
最終目標として、心拍、3軸加速度、行動解析機能を有するウェアラブル生体モニタリングシステムを完成させた。アルゴリズム階層及びアーキテクチャ階層とハードウェア階層との協調設計によって、システム全体の動作時間の最適化を実施した。また、フィールドテストを行い提案システムの実用性を確認した。これによって貼り付け部システムの平均消費電流を20ーA以下とし、システムとしての電力消費性能10倍を達成した。

(2)((株)東芝、ルネサスエレクトロニクス(株)、ローム(株)、東京大学)
・ノーマリーオフ最適化技術
不揮発メモリを用い、パワーゲーティング手法を用いた場合の最適化技術について、実アプリケーションを用いて幅広い評価を行った。
・ノーマリーオフ評価技術
前記評価結果から消費電力のモデル・定式化を行いノーマリーオフコンピューティングシステムの一般化を行い、今後どのような不揮発性メモリを開発すべきか、またそのような不揮発性メモリが実現した場合のノーマリーオフ最適化技術の評価を可能にした。

(2)ー1 (ルネサスエレクトロニクス(株))
ノーマリーオフ実機評価環境、評価エミュレーション技術及びタスクスケジューリング技術を開発した。また、ノーマリーオフ対応のソフトウェア開発を支援するソフトウェア低電力化支援ツールを開発し、ノーマリーオフ・システムの電力消費性能を評価するための基盤となるノーマリーオフ評価基盤・プラットフォームの確立を達成した。

(2)ー2 ((株)東芝)
実際のアプリケーション動作時のプロセッサ状態を元に、MRAMを搭載したと仮定したプロセッサシステムと従来のプロセッサシステムの総エネルギーを計算し、その結果80%の削減が可能であることを示した。
英文要約Title: Development of Normally-off Computing Technology (FY2011-FY2015) FY2013 Final Report (Toshiba Corporation, Renesas Electoronics Corporation, Rohm Co., Ltd, Univ. of Tokyo)

(1) Power control technology to utilize the next generation non-volatile element.
(1)-1 (Toshiba Corporation)
(1)-1-1 Advanced MTJs having perpendicular anisotropy and low saturation magnetization to exhibit low current and fast switching having less than 50fC were developed. And advanced fast and low power 4Mb MRAM circuits were fabricated in 65nm CMOS technologies and advanced MTJ integrations.
(1)-1-2 Using 4Mb MRAM, high speed and low power non-volatile last level cache memory system having high-speed peripheral power gating has been developed. This novel cache memory system has SRAM/MRAM hybrid memory hierarchy. The power of MRAM ーLLC using our designed ultra-fast power gating scheme can be reduced less than 90% of conventional SRAM-LLC.

(1)-2 (Renesas Electronics)
Low-power techniques for smart-city such as sensor-node architecture, and autonomous normally-off power control technique have been developed. Sensor-network demonstrations have also been developed with evaluation boards, and we have proved one-tenth low-power characteristics of conventional micro-controller sensor-nodes.

(1)-4 (Rohm)
(1)-4-1 The energy consumption of the 6T-4C NVRAM in store, recall, write, and read operations are reduced respectively by 22%, 11%, 74%, and 77% by virtue of the charge sharing and pre-charge-less techniques.
(1)-4-2 The required current consumption for heart rate extraction was reduced to 6.14 uA with 1.2 V power supply.
(1)-4-3 As the final target, I completed wearable living body monitoring system having a heartrate, 3 axis acceleration and an action analysis function. The mean electric current consumption of the system was less than 20uA, and in this way we achieved power consumption performance 10 times as the usual technology.

(2) (Univ. of Tokyo, Renesas, Toshiba, Rohm) We investigated low-power system architecture which adopts non-volatile memory. Evaluations were made on the effectiveness using real applications. We realized modeling and formulation of the power consumption under power gating with non-volatile memories. Evaluation Methodology of Normally-Off Computing: We developed a general power model of the proposed systems. As the model is general, it enables us predict two future trends of non-volatile memories and the normally-off architecture.

(2)-1 (Renesas)
We developed normally-off evaluation environment, evaluation emulation technique, task scheduling technique and low power support tool for normally-off software development, and achieved the establishment of the normally-off evaluation base and platform.

(2)-2 (Toshiba)
Comparing with the total power consumption of the conventional processor system, which of our proposed processor using non-volatile memory and normally-off system can be decreased by 80% when the real application is run in the processor.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る