成果報告書詳細
管理番号20160000000426
タイトル*平成27年度中間年報 戦略的省エネルギー技術革新プログラム/省エネルギー技術開発事業の重要技術に係る周辺技術・関連課題の検討/パワーデバイスとSi-LSIを積層した3次元パワーSoCの実用化に係る調査
公開日2016/12/20
報告書年度2015 - 2015
委託先名リコー電子デバイス株式会社 国立大学法人九州工業大学 国立大学法人長崎大学
プロジェクト番号P12004
部署名省エネルギー部
和文要約TSV技術を活用したキャパシタの試作条件決定に必要な情報収集ができ、キャパシタのパタン設計を完了した。アナログ回路搭載ウエハーの薄層化に伴う特性変化の確認実験の詳細を決定した。高排熱な3次元チップに対するパッケージング手法の提案に向けて、有識者とのヒアリングにより特に今後検討すべき項目を多層基板間の熱伝達、放熱材量の比較およびパッケージ形状の比較の3つに絞り込むことができた。
英文要約We have investigated process flow and conditions for trial fabrication of TSV (Through Silicon Via) based trench capacitors and decided them. We also designed the mask patterns for trial fabrication of them. We also decided the detailed experimental procedure for surveying the characteristic change of the analog circuit with thinning the wafer thickness. We discussed with an expert to propose the packaging technique for high exhaust heat 3D chip and focused on three research items; Heat transfer in a multilayer substrate, comparisons of heat radiation materials and comparisons of package shape.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る