本文へジャンプ

成果報告書詳細
管理番号20170000000146
タイトル平成27年度ー平成28年度成果報告書 エネルギー・環境新技術先導プログラム 低電力積層型半導体用高密度自己組織化配線技術の研究開発
公開日2017/6/7
報告書年度2015 - 2016
委託先名国立大学法人東北大学 株式会社東芝 国立研究開発法人物質・材料研究機構 国立大学法人東京大学
プロジェクト番号P14004
部署名イノベーション推進部
和文要約(1)誘導自己組織化による微細TSV形成技術、微細金属電極接合技術の検討
 直径3μm、深10μmの深溝に、PS-b-PMMAとPS-b-P4VPの2種類のブロックコポリマーを埋め込み、自己組織化によりラメラ構造やシリンダー構造などのミクロ相分離構造を発現させることに成功した。また、ブロックコポリマーの自己組織化現象のメカニズム解明を行い、ブロックコポリマーの分子量、深溝側面および底面の表面状態、相分離温度等によって、ミクロ相分離構造を制御できることを明らかにした。PS-b-P4VPと金属塩 (FeCl3)を用いた自己組織化では、P4VPシリンダーにFeが取り込まれたシリンダー構造が確認でき、自己組織化を使ったナノTSV形成の実現可能性を示すことができた。ブロックコポリマーの自己組織化を利用したVia径3μm、ピッチ6μmの微細金属電極接合の形成を行い、接合形成部分の微細なVia内部に、上下のCu電極の電気的導通を取るためのFeナノワイヤ包含ポリマーシリンダー構造の形成を確認した。これによって、自己組織化を使った微細金属電極接合の実現可能性を示すことができた。
(2)誘導自己組織化材料の検討
 相分離するコポリマー(ポリスチレン:ポリビニルピリジンPS:P4VP)と相溶する導電材料(銀/導電性ポリマーコンポジットAg/PPy_BF4)および溶媒(ピリジン)の組成を決定した。また、同じく「相分離するために必要な基板表面の幾何学的パラメータの導出」について、選択的染色+収束イオンビーム(FIB)+高分解能走査型電子顕微鏡(SEM)により、シリコン深溝に充填したコポリマー材料の相分離を確認した。
(3)微細TSV技術/微細金属電極接合技術のメモリ応用
 微細TSV(Through-Si-Via)技術および微細金属電極接合技術を用いた新しい三次元メモリデバイスの構成およびプロセスについての研究を実施し、従来の1000倍以上となる1TB/sの高速アクセスと、従来の1/100の低電力動作を両立する超立体メモリデバイスの仕様を提示した。構成としては、三次元に積層したチップ間を接続する信号線数を従来の2000倍以上となる400万本以上と増やすことで超並列動作による高速アクセスを実現し、それぞれの信号伝送速度は現状の1/100以下となる1Mbps以下の超低速で動かすことで低電圧駆動を実現、低消費電力での動作を可能とした。信号線に用いるTSV電極は寄生容量低減が要求されているため、シリコン基板に3umφ程度の大きな穴を開けその中に複数の信号線を束ねた「TSVエリア型」の構造を提案、従来のTSV構造を単純に縮小した場合と比較し1/4の低容量化を可能とした。電源線に用いるTSV電極は抵抗低減が要求されることから大口径化が必要であることから、機能ごとに大小2種類のTSV径が同一チップ内に混在した三次元メモリ積層体構造が必要となることを示した。
 (4)自己組織化接続回路の検討
 チップ同士の針合わせにおける位置あわせずれをモデル化し、チップ上のVIA不通確率を求め、そこから、正常VIA数の期待値を求めそれを指標として、VIAピッチ、VIA径を変化させた場合の実行VIA数を導出した。この結果より、1umまでの位置あわせずれにおいて、目標とするVIA数を満足できることを示した。
英文要約(1) Study of high density TSV and high density metal joint formed by the directed self-assembly
 To confirm the possibility of high density TSVs for 3D-IC using the directed self-assembly (DSA), we studied the phase separation phenomena in nanocomposite materialsn. We confirmed that two kinds of block copolymers, PS-b-PMMAs and PS-b-P4VP, with and without Sn nano-particles were completely filled into deep Si trenches with diameters/depths of 3/10 μm or 5/25 μm, and nano-ordered lamella and cylindrical structures were formedin the PS-b-PMMA with the PS:PMMA ratio of 1:1 and 2:1, respectively. The width of the periodic repeating units is approximately 20 nm or below. The PS-b-PMMA with higher molecular weight showed a larger width of the periodic structures more than 50 nm. In the formation of high density metal joints using the directed self-assembly (DSA), we confirmed that cylindrical structures with Fe nanowires were formed inside the via with the diameter 3μm which was formed between the upper and lower Cu electrodes.
(2) Sudy of induced self-assembled polymer material
The chemical composition of phase-separable copolymer of polystyrene (PS) and polyvinyl pyridine (P4VP) compatible with Ag/PPy_BF4 as a conductive polymer/metal composite and pyridine as a solvent was determined. Regarding "derivation of geometric parameter of substrate surface necessary for phase separation" as the additional goal, phase separation of copolymer filled into deep hole in silicon substrate was confirmed by combination of selective dyeing of one polymer, focused ion beam (FIB) slicing, and high resolution scanning electron microscopy (SEM).
(3)Study of high density TSV and high density metal joint for hyper-cubic storage devices
 The configuration and requirements of a new 3D stacked flash memory with high density TSVs for future hyper-cubic storage devices have been estimated. A configuration of hyper-cubic storage device that derives over 4 million chip-to-chip signal lines in parallel at low speed of 1Mbps or less was suggested for realizing 1TB/s high-speed access with lower power consumption of 1/100. Since smaller parasitic capacitance was required for signal TSVs, we proposed a "TSV Area Type" structure in which a plurality of small signal lines buried in a large hole of about 3um diameter, and the parasitic capacitance was reduced by 1/4 as compared to conventional shrinkage case.
(4) Study of self-organized connection circuits
 The methods to compensate the miss-alignment between the upper and lower dies in 3D IC were investigated. We estimated the probability for electrical disconectivity of metal joints between the upper and lower dies chaning the alignment accuraccy and metal joint size and pitch. We could confirmed that the miss-alignment between the upper and lower dies were completely conpensated using swtching circuits if the test coverage for failure metal joints was more than 95%.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る