本文へジャンプ

Press Release

世界最高性能のプロセッサ用メモリ回路を開発

―ノーマリーオフ技術を適用、従来比消費電力10分の1以下を達成―
2016年2月1日
国立研究開発法人新エネルギー・産業技術総合開発機構
理事長 古川一夫

NEDOのプロジェクトにおいて、(株)東芝と東京大学は、コンピュータのキャッシュメモリ用に十分な高速性能を有し、従来の混載メモリ(SRAM)と比較して消費電力を10分の1以下の4Mビットクラスの新方式磁性体メモリ(STT-MRAM)回路を開発しました。これはあらゆる種類のメモリと比較して世界最高の電力性能となります。

今回、(株)東芝と東京大学は、その成果を半導体回路国際会議ISSCC2016において、2月2日(現地時間)に発表します。

  • 図 垂直磁化STT-MRAM回路

1.概要

近年、IoT、ウエアラブル、さらにスマートフォンからクラウド向けデータセンタまで、様々な用途の半導体SoCの高性能化と低電力化のニーズが高まる中、超低消費電力化の実現を目指し、NEDOは「ノーマリーオフ※1コンピューティング基盤技術開発」プロジェクト※2を推進しています。これは、不揮発性メモリ※3を利用して、コンピュータの非動作時に積極的に電源をオフして省電力化を図るものです。

図2 各種メモリの容量とアクセス速度 しかしながらコンピュータのキャッシュメモリに使われるSRAMのような高速メモリは揮発性メモリのためデータの保持を考えると電源オフができません。一方で、今までの不揮発性メモリでは高速化が実現できていませんでした。(右図参照)
 この中で、現在キャッシュメモリとして利用されている揮発性メモリ(SRAM)に代わる、高速で低消費電力の不揮発性磁性体メモリ(MTJ:Magnetic Tunnel Junction)※4の開発を続けてきました。しかしメモリ制御回路部(周辺回路)が消費する電力が大きいため、不揮発性メモリのみの低消費電力化を実現してもキャッシュメモリ全体としての消費電力は十分に小さくなりませんでした。
 今回、本プロジェクトに参画する東芝と東京大学 中村宏教授(情報理工学系研究科)のグループは、65nm世代のシリコントランジスタに混載した4Mビットクラスの新方式磁性体メモリ(STT-MRAM)※5回路において、3.3nsというキャッシュメモリとして十分に高速なアクセス時間、ならびに揮発性メモリ(SRAM)と比較して消費電力10分の1以下という低消費電力化を実現しました。
 これは、キャッシュメモリとして世界最高の電力性能となります。本技術の詳細は、東芝により、米国サンフランシスコで開催される半導体回路国際会議ISSCC2016※6において、2月2日(現地時間)に発表します。

2.今回の成果

今回、現状の課題を解決するために、具体的にはメモリ制御回路部をノーマリーオフ動作状態に近づけるため、100ns以下で高速に電力遮断・復帰が可能な回路を開発し、メモリ動作状態に応じて動作に必要な部分以外は高速で電源遮断できるように改良しました。主な動作モードでの実測値として、キャッシュメモリアクセスの平均待機時間(約30ns)よりも短い、最速22nsで電源遮断後からの復帰を確認しています。また、メモリのデータを一度確認して不要な書き込みを止めることで書き込み動作の消費電力を削減する技術を採用しています。さらに、電源を遮断できる時間をできるだけ長くするために、メモリアクセスパターンをモニターして、次のアクセスパターンを高い正解率で予測するアルゴリズムも開発しました。さらに、これらの技術により、従来の揮発性メモリ(SRAM)と比較して消費電力を10分の1以下にまで削減することができました。

【用語解説】

※1 ノーマリーオフ
システム内の真に動作すべき構成要素以外の電源を積極的に遮断することで低電力化を目指すこと。電源遮断をしてもシステム全体として動作を継続するためのシステムの状態やデータを忘れない不揮発性メモリなどのデバイス技術と、また、電源遮断の機会を最大化するためのコンピューティング技術の両方が必要となる。
※2 「ノーマリーオフコンピューティング基盤技術開発」プロジェクト
  • 名   称:ノーマリーオフコンピューティング基盤技術開発
  • 期   間:2011~2015年度
  • 共同研究先:ローム(株)、(株)東芝、ルネサスエレクトロニクス(株)
  • プロジェクトリーダー:東京大学大学院情報理工学系研究科教授 中村 宏
※3 不揮発性メモリ
コンピュータに使われるメモリにおいて、電源を切っても記憶内容を保持できるメモリであり、MRAM、FeRAM(誘電体メモリ)、ReRAM(抵抗変化型メモリ)、PCM(相変化メモリ)、及びNAND Flash(NAND型フラッシュ半導体メモリ)などがある。これに対して、電源を切ると記憶内容が保持できなくなるものを揮発性メモリといい、SRAM、DRAMなどの半導体メモリがある。
※4 MTJ(Magnetic Tunnel Junction)
自由強磁性層/トンネルバリア層(絶縁膜)/固定強磁性層の3層から構成され、二つの磁性層の磁化方向の違いでトンネル絶縁膜におけるトンネル確率の変化により磁気抵抗値に違いが生じ、"0"と"1"とに対応付けられる。
※5 STT-MRAM(Spin Transfer Torque-Magnetic Random Access Memory)
電流書き込み方式MTJ(Magnetic Tunnel Junction)の一方の強磁性電極から一定方向の電子スピンをもつ電流だけを通過させることで生じるスピントルクにより記憶層の磁化反転作用で書込を行う。このスピン注入磁化反転方式を磁気情報書き込みに応用したランダムアクセスメモリ。
※6 ISSCC(International Solid-State Circuits Conference)
国際固体素子回路会議、IEEEが主催する最先端半導体についての国際学会。毎年2月に開催され、半導体に関する世界最大で最高峰の国際会議で、最新技術に関する発表などが行われる。

3.問い合わせ先

(本ニュースリリースの内容についての問い合わせ先)

NEDO 電子・材料・ナノテクノロジー部 担当:高橋、厨(くりや) TEL:044-520-5211

(その他NEDO事業についての一般的な問い合わせ先)

NEDO 広報部 担当:佐藤、髙津佐、坂本 TEL:044-520-5151 E-mail:nedo_press@ml.nedo.go.jp