(様式第9 別紙2:公開版)

養成技術者の研究・研修成果等

1. 養成技術者氏名: 原 田 信 介

印 / 署名

2. 養成カリキュラム名: シリコンカーバイドパワーデバイス統合プロセス技術開発

3. 養成カリキュラムの達成状況

実施項目1の縦型SiCパワーMOSFETの開発に関しては、二重エピタキシャル縦型MOSFETの作製条件を改善することによって世界トップの性能を有するMOSFETの開発に成功している。

実施項目2の高性能 SiC パワーデバイス構造の開発に関しては、現在シミュレーションによって開発中であり、計画通り順調に進行している。

4. 成果(A4版3枚程度)

電力エネルギーを有効利用することは、環境保全、資源の節約の両面からますます重要となっている。この 中で、電力変換時に発生する損失を極力低減することは重要な課題の一つである。電力変換にはパワー半導体 デバイスが広く用いられているが、既存のシリコン(Si)パワーデバイスは物性値からくる性能限界に近づき つつあり、これ以上の損失低減は期待できない。これに対して、ワイドギャップ半導体であるシリコンカーバ イド(4H-SiC)はSiに比べバンドギャップが約3倍、絶縁破壊電界強度が7倍、熱伝導率が3倍と大きく、 理論的には通電時の損失(オン抵抗)をSiパワーデバイスの1/200までに低減できるとされている。

縦型パワーMOSFET の半導体基板を従来の Si から 4 H-SiC に変更すれば、超低損失パワースイッチング デバイスが実現できると考えられている。しかしながら、現在までに試作されている 4H-SiC 縦型 MOSFET は、Siの理論限界を超えるものはいくつか存在するものの、SiC の特性が十分に発揮されるに至っていない。 これは MOS ゲートを形成する SiO₂/SiC 界面におけるチャンネル移動度が理想値に比べはるかに低いことが 原因となっている。この問題の一部は不純物のドーピング過程に起因している。即ち、SiC への不純物ドーピ ングは熱拡散が困難であるためイオン注入法を用いているが、この場合チャンネルとなるアクセプタ不純物領 域 (P ウェル)を活性化するためには 1700 以上の熱処理が必要となる。したがって表面の結晶性が劣化し やすく、高い移動度が得られないという欠点が生じていた。

本研究開発では、この問題に対して P ウェルを結晶品質に優れたエピタキシャル成長膜によって形成する 4 H-SiC 縦型 MOSFET の構造および作製プロセスを開発した。この構造の特徴は P ウェルが濃度の異なる 二重のエピタキシャル成長膜によって構成されていることから、二重エピタキシャル縦型 MOSFET (Double-Epitaxial MOSFET)と名付けた。図1にその断面構造を示す。P ウェルの下層はソース・ドリフ ト層間のパンチスルーを抑制するために高濃度膜となっており、上層は高いチャンネル移動度を得るために低 濃度膜となっている。また、P ウェル領域間のドナー不純物領域は低電圧でピンチオフできるように低濃度の イオン注入によって形成されている。以上のような構造をとることによって高い耐電圧と低いオン抵抗の両立 が可能となった。 この構造の作製フローは、まず n 型バルク上に厚さ数 um の n 型エピ層に厚さ 0.5um の p 型エピ層を堆積 した。n 型エピ層には 5~10x10¹⁵cm⁻³の窒素が、p 型エピ層には 2x10¹⁸cm⁻³のアルミニウムがドーピングさ れている。この p 型エピ層にドライエッチングにより表面から n 型エピ層に達するトレンチ溝を形成し、そ の上から 5x10¹⁵cm⁻³のアルミニウムがドーピングされた低濃度 p 型エピ層を厚さ 0.5um 堆積した。次いで、 2.5x10¹⁶cm⁻³の窒素イオン注入によってトレンチ溝上に選択的に n 型領域を形成した。ここで、窒素イオン注 入された領域は低濃度の p 型領域であるため、極性を反転するための注入量が少なく n 型領域の n 型不純物 濃度を 2x10¹⁶cm⁻³ と低くすることができた。次いで、さらにイオン注入を用いて表面層に選択的にソース領 域と基板コンタクト領域を形成し、p 型領域に 8~12x10¹⁶cm⁻³の窒素イオンを注入して埋め込みチャネルを 形成した。不純物元素の活性化アニール後、1200 の熱酸化で厚さ約 40nm のゲート酸化膜を形成し、その 上に p⁺ポリシリコンゲート電極、層間絶縁膜、ドレイン電極を形成した。

作製した素子からゲート電圧 20V のオン抵抗 36m cm²、耐圧 1150V という SiC 縦型 MOSFET として世 界トップクラスのデータを得た。まずはこのオン抵抗の成分を解析し、各成分について最適化を行ってさらな るオン抵抗の低減を図った。オン抵抗の成分は、バルク、ドリフト層、n型イオン注入領域、チャネル、ソー スに分解できると仮定した。計算の結果、この中で、n型イオン注入領域の抵抗が極めて大きく全体の約80% を占めており、これに次いでチャネル抵抗が全体の 10%を占めていることが分かった。これらの領域は共に 窒素イオン注入によって形成された n 型領域であり、これら注入条件の改善がオン抵抗の低減には必要であ ると言える。注入条件において抵抗に最も影響を及ぼすパラメータはその濃度と予想される。そこでまず n 型イオン注入領域の濃度と抵抗の関係について調べた。図2にその結果を示す。n型イオン注入領域の濃度が 最も低い(A)では大きな抵抗を示しているのに対して、表面部の濃度を増すことによって(B)では大幅に電流が 増大しているのが確認できる。また(C)は(B)に比べて大幅な増大はなく、底部の濃度の影響は小さいことがわ かる。次に埋め込みチャネルの濃度とチャネル移動度の関係について調べた。図3にその結果を示す。埋め込 みチャネル濃度が 8x10¹⁶cm⁻³のときはチャネル移動度のピーク値は約 60cm²/Vs であるのに対し、濃度を 1.5 倍の 1.2x10¹⁷cm⁻³ にすると移動度が 2 倍の 120cm²/Vs に増加することが分かった。改善した条件から試算さ れたオン抵抗は 10m cm2 以下と見積もられ、n型イオン注入領域と埋め込みチャネルオンの濃度はオン抵 抗に大きな影響を与えており、その最適化によって大幅に低減できることが確認された。この結果に基づいて DEMOSFET の作製条件を改めた結果、ゲート電圧15V でオン抵抗 8.5m cm²、耐圧 600V という特性が 得られた。図4は本研究で開発した DE-MOSFET とこれまでに報告された MOSFET の耐電圧とオン抵抗の 関係を示している。オン抵抗 8.5m cm² で耐電圧 600V という特性は、同じ耐電圧を持つ Si -MOSFET に比 べて 10 分の 1 以下に低減されている。この結果は、汎用性の高い 600V 級パワーMOSFET における壁であ ったオン抵抗 10m cm²以下を世界で初めて達成したことになり、4H-SiC パワーデバイス実用化に向けての 大きな一歩になったといえる。

次に得られた特性について計算機シミュレーションを用いて解析した。図5は n 型イオン注入領域の表面 層の濃度とオン抵抗の関係をシミュレーションした結果である。表面の濃度が低いときにはオン抵抗は高い値 を示しているが、濃度を上げると急激に減少し、さらに上げるとある一定値で飽和している。実際の素子作製 条件は5x10¹⁷cm⁻³であり、これは飽和領域に位置していることからオン抵抗低減には十分な濃度であるとい える。表面を高濃度化することのオン抵抗への影響は、酸化膜界面と pn 接合から延びる空乏層の幅を縮小し 電流経路を広げていることと予想される。図6は n 型イオン注入領域の表面層の濃度と耐圧の関係をシミュ レーションした結果である。また図中には酸化膜にかかる電界も示している。オン抵抗とは異なり濃度が上昇 するとほぼ比例的耐圧が低下していることが分かる。また同様に酸化膜への電界も上昇している。これより、 高耐圧を得るためには n 型イオン注入領域の表面層の濃度は低く抑える必要があるといえる。低オン抵抗で 且つ高い耐圧を実現するための作製条件は、図5で見られた飽和領域の低濃度側であることが明らかとなった。 今後はこの結果に基づいて n 型イオン注入領域の表面層の濃度を最適化し更なる特性の改善を行う予定であ る。



ドレイン





図3 埋め込みチャネルの濃度とチャネル移動度の関係





図2 n型イオン注入領域の濃度と抵抗の関係







図 6 n型イオン注入領域の表面層の濃度と 耐圧の関係

5.成果の対外的発表等

(1)論文発表(論文掲載済、または査読済を対象。コピーを添付。)

" Fabrication of 4H-SiC double-epitaxial MOSFETs "

Shinsuke Harada, Mitsuo Okamoto, Tsutomu Yatsuo, Kazuhiro Adachi, Seiji Suzuki, Kenji Suzuki, Kenji Fukuda, Kazuo Arai

To be published on Material Science Forum

" 8.5mΩcm2, 600V Double-Epitaxial MOSFETs in 4H-SiC " Shinsuke Harada, Mitsuo Okamoto, Tsutomu Yatsuo, Kazuhiro Adachi, Kenji Fukuda, Kazuo Arai To be published on IEEE Electron Device Letters

(2)口頭発表(発表済を対象。予稿集のコピーを添付。)
"4H-SiC二重エピタキシャル縦型 MOSFET のオン抵抗向上"
原田信介、岡本光央、八尾勉、安達和広、鈴木賢二、福田憲司、荒井和雄
第64回応用物理学学術講演会

" Fabrication of 4H-SiC double-epitaxial MOSFETs" Shinsuke Harada, Mitsuo Okamoto, Tsutomu Yatsuo, Kazuhiro Adachi, Seiji Suzuki, Kenji Suzuki, Kenji Fukuda, Kazuo Arai International Conference on Silicon Carbide and Related Materials 2003

"低オン抵抗を有する 4H-SiC 二重エピタキシャル縦型 MOSFET" 原田信介、岡本光央、八尾勉、安達和広、福田憲司、荒井和雄 第 12 回 SiC 及び関連ワイドギャップ半導体研究会

(3)特許等(出願番号を記載)