

【電子・情報通信技術特集】

フォトマスクの技術開発動向

NEDO 技術開発機構 電子・情報技術開発部
 プログラムマネージャー 古室昌徳

半導体 LSI 回路の微細化につれ、露光装置やフォトマスク^{注1}などのコスト増大や技術的難度がますます顕著になってきている。露光装置に使われる光源の波長は、KrF レーザー（波長 248nm）、ArF レーザー（波長 193nm）、そして ArF 液浸（実効波長 134nm）と短波長化が進んでいるが、集積回路の微細化はそれ以上の速度で進捗しており、フォトマスク製造への要求がより厳しくなっている。これを受け、ダブルパターニング技術（DPT）の採用や波長 13.5nm の EUV 光を使う露光技術への期待が世界的にも高まってきている。

フォトマスク市場は、世界全体で 3,000 億円強であり、国内マスクメーカー 3 社がその 6 割程度を出荷し、3 割弱が大手デバイスメーカーのマスク部門による内製という構図になっている^{注2}。国内マスクメーカーが先端マスクセットをタイミング良く低価格で出荷することにより、デバイスメーカーの業務利益にもつながることになる。

ウェハ上の回路パターンの寸法が、露光に使う光の波長に近づくと、光の回折や干渉効果が顕著になり、回路パターンを拡大した遮光パターンをマスク上に作るだけでは、所望のパターンは転写できなくなる^{注3}（図 1）。




図1 十字線(黒線)はマスク上の光透過部分を示し、赤線は、光の回折効果によるウェハ上の光強度分布形状を示す。十字線幅dが減少するにつれ、十字線を解像できなくなる。

出典：下記注 3

注1半導体製品の回路パターンを、ガラス基板上に形成した原版。原版上の回路パターンは光による転写で基板上に焼き付けられ、パターンに従い回路が構築される。

注2経済産業省平成 20 年度特許出願動向調査「フォトマスク」(2009/4/22)

注3S. Okazaki, 2007 EUV Symposium(札幌)講演資料

このため、パターンの形状を変更したりあるいは補助パターンを追加するなどの OPC (Optical Proximity Correction: 光近接効果補正) 処理を施したり、局所的な透過光の位相を 180 度変化させる位相シフターを使うなど、マスク自身の構造も複雑になり、かつマスクパターンのデータ量もテラビットレベルに増大しつつある。これに応じてマスク製造に要する時間および価格も指数関数的に増加してきており、デバイスメーカーにとっても新規 LSI 開発試作の機会喪失や量産段階におけるコスト増大など深刻な問題となってきた。

以上の課題の解決のために、NEDO では、平成 18 年より 4 年間のプロジェクトとしてマスク設計・描画・検査総合最適化技術開発 (略してマスク D2I (Design, Drawing & Inspection) プロジェクト) を立ち上げた。ここでは、LSI 回路パターンのゲート層や配線層などの各層ごとに OPC 処理などを施したマスクパターン設計工程と、このデータに基づく電子ビーム描画工程と、描画、レジスト現像、遮光膜のエッチング等を経て作成されたマスクの検査工程の効率化を図ることでマスクの製造時間 (TAT: Turn Around Time) 短縮を目標としている。なぜならば、マスク製造では、描画、検査に要する時間が 70% 以上を占めるためである。超先端電子技術開発機構を委託先として、エスアイアイ・ナノテクノロジー、日本コントロールシステム、アドバンテスト、日本電子、ニューフレアテクノロジーとデバイスメーカー 4 社、マスクメーカー 3 社が参画して開発を進めている^{注4}。




図2 マスク設計・描画・検査総合最適化技術開発の概要。3つの工程の間で、4つの技術項目を共通化することで製造時間短縮を目指す。

出典：下記注 4

^{注4}ASET マスク D2I 技術開発 第 3 回成果報告書 (2009/4/6)

設計、描画、検査の 3 つの工程の総合最適化に向けては、1) 各工程で利用可能な共通データフォーマットの開発、2) 繰り返しパターンの抽出、活用による描画や検査での効率化、TAT 短縮、3) 回路パターンにおける要素図形ごとの重要度に応じたランク分け (MDR: Mask Data Rank) と MDR を使った描画、検査の効率化と TAT 短縮、4) 描画、検査における並列処理による TAT 短縮を進めている (図 2)。

たとえば、描画における並列処理のために、図 3 に示すような 4 本の電子ビーム鏡筒 (MCC: Multi Column Cell) による 1 枚のマスクへの同時処理描画技術の開発に取り組んでいる。また、それぞれの電子ビーム鏡筒は、設計工程で抽出した繰り返しパターンの要素図形テンプレートマスクが組み込まれている。この図形を一括して描画することができる Character Projection 方式を採用し、MDR に応じて、描画精度や検査の感度を適宜調整して、総合的に描画時間の短縮を図る予定である。この技術により、描画時間を従来の 1 本ビームに比べて 1/3 程度の短縮を見込んでいる。すでに、試験描画を進める段階に来ており、4 本電子ビームをつないだ描画結果を世界で初めて実証した^{注5} (図 3)。




図3 マルチコラム方式の描画装置概念図と4本のコラム間のつなぎの精度を評価した描画結果。

出典：下記注 5

電子ビーム露光におけるマルチビーム技術については、ウェハへの直接描画とマスク描画への適用を狙って、米国、欧州でも研究が盛んになりつつある。米国 Multibeam Systems 社では、ミニ鏡筒を 30mm 間隔で最大 10×10 本に配置する方式を開発中であるが、現状は単一鏡筒での描画実験にとどまっている。一方欧州では、EU 支援の MAGIC (MAskless lithoGraphy for IC manufacturing) プロジェクトのもと、フランスの CEA-LETI をリーダーとする 12 社によるコンソシアム体制で、2 方式のマルチビーム描画技術の開発が進められている。オーストリアの IMS Fabrication 社では、一つの電子源からのビームを、約

注5 ASET マスク D2I 技術開発 プレス発表資料 (2009/4/6)

10万本のビームに分割し、縮小投影する PML2(Projection Maskless Lithography)方式^{注6}を検討している。テストベンチでは、2,000本の電子ビームを 1/200 に縮小投影し、22nmL&S(ライン&スペース)の描画を実証している。一方、オランダの MAPPER Lithography 社では、加速電圧 5kV で、一つの電子源からのビームを 13,000本に分割する方式を目標にし、現状では、110本のビームにより 40nm 解像を検証している。両方式ともに、ビームの on/off を行う多数の微小電極や絞りの製作のために MEMS 製造技術を活用している。特に Mapper 社の方式については、台湾のファブリーメーカーの TSMC 社も強力に支援をしており、本年中に実験装置が TSMC 社に納入され、評価されるとのことである。現状では、これら欧米の方式では、それぞれのビーム間のつながり精度に関しては全くデータが得られていない。特に数万本のビームを制御する欧州の 2 方式では、ビルトインでの良好なつながり精度が得られることが絶対条件となることから、その技術的難度は計り知れないものがある。米国 KLA-Tencor 社では、DARPA ^{注7}の資金を得て、REBL(Reflection Electron Beam Lithography)方式の研究を進めている^{注8}。ここでは、数百万の微小電極アレーを敷き詰めた電子ビームの反射鏡を使い、個々の微小電極に印加する電圧を所望のパターンとなるように制御することで、反射した電子ビームをパターン化し、縮小結像し描画する。DARPA から与えられたミッションは、この技術の可能性を示すことであり、現在試験装置を開発中という状況である。以上のように、海外の技術の現状から見ると、たとえ 4本のマルチカラムとは言え、ビーム間のつながり精度を実証した点で、マスク D2I の成果は、世界をリードする結果であると言える。

マスク検査装置の市場は、米国の KLA-Tencor 社の寡占状態ではあるが、ニューフレアテクノロジー社では、KLA-Tencor が使っている検査光源の波長 257nm に対して、199nm の光の使用などにより、より微細な欠陥が検出できる長所と、マスクパターン形状の計測データから計算機シミュレーションによるウェハ上への露光強度プロファイルに基づく実欠陥の判定機能などの優位性を武器に、市場の切り崩しを狙っている。特に、MDR に応じて検査感度を変更し、欠陥判定基準を適宜調整することや、繰り返しパターンの複数の検査データの比較による疑似欠陥の判定などにより、検査の効率化を進めている。

欧州のマイクロエレクトロニクス共同研究開発プログラムである MEDEA^{注9}においても、フォトマスクの生産性を改善するために CRYSTAL (Cooperation of photomask Reticule supply chain for improved Yield, Secured Time to market and Added Life time) と呼ばれるプロジェクトが 2008 年より 3 年計画でスタートしている。ここでの中核となる研究内容は、DFMM (Design for Mask Manufacturability) の開発である^{注10}。すなわち、従来のマスク製造技術をより高精度化、高効率化を図るためにマスク設計において、製造時の問題を回避するように取り込んでいくアプローチである。DFMM に加えて、マ

^{注6}C. Kein et al., Proceedings of SPIE Advanced Lithography 2009, [7271-23]

^{注7}Defense Advanced Research Projects Agency : 国防高等研究計画局

^{注8}M. Wienland et al., *ibid.*, [7271-24]

^{注9}Micro-Electronics Development for European Applications Plus : 汎欧州マイクロエレクトロニクス共同研究プログラム

^{注10}P. Petricet et al., *ibid.*, [7271-7]

スク汚染制御や品質評価についてもテーマとして取り上げられている。

EUV リソグラフィ技術の開発の遅れもあって、ArF 液浸露光技術をその限界ぎりぎりまで使いこなすために、SMO(Source Mask Optimization)と呼ぶ技術の重要性が認識され始めている。SMO は、露光機や露光プロセスの特性を考慮した上で、要求されるウエハ上の回路パターンを形成するために最適な露光機の照明条件やマスク設計パターンなどを、高速、大容量の計算機を使ったシミュレーションにより、最適解を取得する手法である。たとえば、微細な一定方向の L&S を主たる構成要素とする回路パターンでは、マスク基板面に垂直に光を入射するよりも、L&S の方向の垂直面内で入射光を傾斜させる照明により、また、マスクパターンに位相シフトパターンを用いることでウエハ上の光強度分布のコントラストが向上し、パターンの解像能力は改善する。SMO の実現には、強力な計算機シミュレーション能力が必要であるが、すでに述べたようにマスク検査においても計算機シミュレーションは、ウエハ上の転写性評価に用いられるなど、その活用が今後のリソグラフィ技術の進展の鍵となるものであり、計算機リソグラフィ (Computational Lithography) と呼ばれ、注目されている。Inverse Lithography と呼ばれる技術では、ウエハ上の回路パターンを形成するのに必要な光の強度分布から、露光光学系の特性や照明条件を考慮してマスクパターン形状を逆算する。この技術の延長線として、米国 Intel 社からは、究極のフォトマスクと言える Pixelated Phase Mask が提案されている^{注11}。ここでは、マスク基板を 100nm 角程度のピクセル (画素) に分割し、それぞれのピクセルを通過する光の位相が 0 度または 180 度 (光の波長の 1/2 程度マスク基板を彫り込む) とする条件の下で Inverse Lithography を行うことで、45nm 寸法に対応する位相シフトマスクを製作する技術である。すでに部分的なマスクの製造、転写実験を公表しておりその有効性を示しているが、計算量がさらに膨大になること、マスクの検査をどのように行うかなど実用に向けては課題も多い。

フォトマスク関連の国際会議としては、米国での SPIE-Photomask Technology(BACUS)、欧州で開催される European Mask and Lithography Conference(EMLC)、および日本での Photomask Japan(PMJ)があり、開催期日の棲み分け、論文交流などの協調関係を持ちながら運営されている。また、米国開催の SPIE- Advanced Lithography は、世界で最大規模のリソグラフィ関係の会議であり、今回のレポートは、これらの会議での情報を主体にまとめたものである。

^{注11}Y. Bodovsky et al., Proceedings of SPIE Advanced Lithography 2008, [6924-13]