

公開

「先端的SoC製造システム高度制御技術開発」 事後評価 分科会説明資料

(プロジェクト期間:平成19年6月~平成23年2月 3年9ヶ月)

4. 1. 「事業の位置付け・必要性について」及び 「研究開発マネジメントについて」

平成23年4月8日(金)

新エネルギー・産業技術総合開発機構(NEDO)
電子・材料・ナノテクノロジー部

1 / 16

I. 事業の位置付け・必要性について

公開



事業の背景と目的

事業原簿p I-1、基本計画p(N-1.2)

●背景

半導体産業の動向:モバイル化、ユビキタス化による高機能化、低消費電力化
国内半導体産業の変化:メモリー(少品種多量生産)主体

メモリー+システムLSI(多品種変量生産)の2軸構造

世界システムLSIの変化:ファブレスとファウンダリーへ2極化

コスト低減圧力増大

●事業の目的

国内システムLSI製造産業の国際競争力強化

低コスト、短TAT、歩留向上を目指したウェハ単位の製造制御システム構築

①製造統合制御システム技術開発②品質制御システム技術開発を行い、これらを製造ラインに適用し有効に機能させるための③実装技術の開発を行う。

2 / 16

政策上の位置付け

経済産業省 研究開発プログラム「ITイノベーションプログラム」、「エネルギーイノベーションプログラム」の1テーマとして実施

(政府
全
体
政
策
目
標)

第3期科学技術 基本計画

- 繙続的イノベーションを具現化するための科学技術の研究開発基盤の実現
- 革新的IT技術による産業の持続的な発展の実現
- すべての国民がITの恩恵を実感できる社会の実現

IT新改革戦略

- いつでも、どこでも、誰でもITの恩恵を実感できる社会の実現

ITイノベーション プログラム

(実行
プロ
グラ
ム)
(経
済
産
業
省)

目的

- ・情報通信機器・デバイス等の情報通信技術を開発し、実社会への利用を促進する。
- ・ITの利活用の進化・拡大を図り、より豊かな国民生活を実現するとともに、我が国の経済活力の向上を図る

[プロジェクト] I. ITコア技術の革新

[Ⅰ]世界最先端デバイスの先導開発

- (1) 次世代半導体材料・プロセス基盤プロジェクト(MIRAI)
- (2) 次世代低消費電力半導体基盤技術開発(MIRAI)
- (3) ドリームチップ開発プロジェクト
- (4) 次世代プロセスフレンドリー設計技術開発
-


3 / 16

NEDO電子・情報技術分野における位置付け

「高度情報通信社会の実現」、「IT産業の国際競争力の強化」のため、情報通信分野の半導体における技術開発の一環として実施

●高度情報通信社会とそれを支える技術分野

日本が強みを持つ領域を中心に競争力の強化を図る



NEDO半導体分野の技術マップにおける位置付け

半導体技術マップ（大項目抽出マップ）

社会的ニーズ
アプリケーション

安全・信頼性
情報家電

省エネ
モバイル

車載

カード、タグ

ロボット

最重要課題

システムLSI(SoC)

性能上：高速、多機能、低消費電力 製造上：低成本、QTAT、多品種変量生産対応

non-CMOS

Siを超える超高速、大パワー密度、低消費電力、新機能等

基盤技術

CMOS技術

LSTPデバイス技術

- ・デバイス微細化
- ・ナノCMOSへ向けた新技術
- ・混載技術
- ・シミュレーション技術

プロセス技術

- ・トランジスタ形成プロセス
- ・洗浄技術
- ・シリコン基板
- ・シミュレーション技術

配線技術

- ・微細化技術
- ・新規配線技術

実装技術

- ・実装プロセス技術
- ・実装設計技術

テスト技術

- ・DFT
- ・テスト・故障解析
- ・テスト環境

SoC開発／製造工程のエンジニアリング

- ・開発プラットフォーム
- ・製造統合制御プラットフォーム

製造技術

- ・装置基盤技術
- ・ファクトリインテグレーション技術

評価・解析技術

- ・計測技術
- ・歩留向上技術

non-CMOS技術

ディスクリートデバイス ・パワーデバイス

ナノエレクトロニクス・デバイス ・ナノCMOSの延長 ・Beyond CMOS

プリントド・エレクトロニクス ・材料技術 ・印刷、実装技術 ・デバイス技術 ・評価、シミュレーション技術

SoC = System on a Chip

QTAT = Quick Turn Around Time

LSTP = Low STandby Power

DFT = Design For Testability

技術戦略マップ2010(抜粋)

事業原簿図 I .2.2

5 / 16

事業の意義

事業原簿p I -1,2、基本計画p (N-1,2)

国際競争力向上のために国内システムLSI製造産業の総合最適化した製造制御システム構築が必要



製造基盤技術の研究開発が必要

- ・学の英知の活用：プロセス、品質管理、生産システム等の科学的モデル化技術
- ・産学官連携： ばらつき制御に対するデバイス性能や設計等の異なる面からのアプローチ
- ・産産連携： 半導体製造各社の経験と知の結集



NEDOの支援で推進すべき事業

6 / 16

プロジェクト実施の効果

公開




事業原簿p I-4

2013年

システムLSI世界市場: 約9兆円(1ドル80円換算)
国内4社 : 約1兆1千億円

ウェハコスト低減効果: 最大約960億円
(2013年、国内4社全体期待値)



ウェハコスト
68k円/枚
全数低減
実現を前提

システムLSI世界市場(出展:iSuppli)

事業原簿図 I.3.1


7 / 16

事業の目標(概要)

公開



事業原簿p II-1, 基本計画-p(N-2,5~7)



事業原簿図 II.1.1

8 / 16

事業の目標(設定根拠-1)

公開



事業原簿p II-1~3

先導研究(プロジェクト開始前)調査結果に基づく目標値の設定

A)2010年度の国内4社の平均ウェハコスト 256k円／枚

B)2010年度の海外仮想競争者のウェハコスト188k円／枚



ウェハコスト低減目標:A)-B)=68k円／枚

C)2006年度の国内4社の平均サイクルタイム 1.51日／レイヤ

D)2010年度の海外仮想競争者のサイクルタイム0.76日／レイヤ



サイクルタイム短縮目標:C)-D)=0.75日／レイヤ(50%短縮)

事業の目標(設定根拠-2)

公開



事業原簿p II-1~3

目標値のベース: 国内4社の平均ウェハコスト68k(千)円／枚低減と
 サイクルタイム50%短縮により、海外仮想競争者と
 同等とすることが可能であることを2010年度に示す。

ウェハコスト68k円／枚低減

サイクルタイム50%以上短縮

直接材料費
7k円／枚低減
(2006年度先導研究
調査結果)

固定費
+ 61k円／枚低減
(2006年度先導研究
調査結果)

チップ換算した
ウェハ払出枚数
向上率55%

量産歩留
向上率11%
(2006年度先導研
究調査結果)

本プロジェクト目標

OEE向上率
40%以上

本プロジェクト対象外目標

チップ払出数
11%向上

ウェハ払出枚数向
上率40% ≈ チップ
払出数向上率40%

事業の目標(設定根拠-3:先導研究の技術課題(42項目))

事業原簿p II-4

以下の技術課題を解決することにより、総合目標達成を見込めるが、リソースの制約あるいは研究開発期間から本研究では技術課題の一部を実施、目標値達成の可能性を示すことを方針とした。

No	技術課題	No	技術課題
①-1	プロセスフローの類似性の利用	③-1	SPICEパラメータの抽出
①-2	ファブの相互利用モデル	③-2	設計と製造規格の妥当性
①-3	製品コストモデルの構築	③-3	設計-デバイス・プロセスのばらつき関連モデリング
①-4	設計領域とプロセス領域の融合	③-4	情報連携プロセス制御システム
①-5	品質の管理と制御の階層化	③-5	検査工程のサンプリング機能
①-6	開発TEG・量産TEGの利用	③-6	品質とコスト
①-7	サンプリングのフレキシブル化	③-7	変化点監視
①-8	初期流動の効率向上	③-8	こまめ生産における品質体系の認知
①-9	プロセス移管の効率向上	④-1	制御系の再構造化
①-10	装置展開の効率向上	④-2	SoC製造エンジニアリング情報プラットフォーム
①-11	総合判断機能の実現(ビジネスルールマネジャー)	④-3	効率の良いマスタ構造
①-12	トラブル予測	④-4	管理データ体系整備と階層化
①-13	ロット優先度管理の機能向上	④-5	括りの単位
②-1	コスト試算機能	④-6	NPWの処理や製品の非定常処理の体系化と管理
②-2	顧客視点の価値の構造化	④-7	レシピボディの管理／利用
②-3	サイクルタイム実態把握・予測機能	④-8	装置詳細状態の把握と標準化
②-4	サイクルタイムのコスト換算	④-9	装置データの体系化と利用
②-5	サイクルタイムの付加価値評価	⑤-1	ロットに依拠しない管理・制御
②-6	品質のコスト試算	⑤-2	不要WIPの削減
		⑤-3	小ロット括り段取り制御機能
		⑤-4	迅速な装置制御
		⑤-5	迅速な品質制御
		⑤-6	生産スケジューリング


技術課題42項目

事業原簿表 II.2.4

11 / 16

研究開発の実施体制

事業原簿p II-5、基本計画p(N-3)



注)実行組織はSelete1社のためプロジェクトリーダーはなし。

事業原簿図 II.3.1

12 / 16

研究の運営管理

◎各種委員会等による運営管理

- 技術経営の観点から研究戦略や方向性の指導
- 成果活用の下地作りとなる参加会社の多数の専門家、実務担当者参画
- 効率的な開発のための学識経験者との連携
(アドバイザリー委員会および個別討議(15回)、「NEDOプロジェクトばらつき委員会」(2回))

◎定期的なヒアリング(2回／年)

- 進捗確認会議(4回／年程度)の実施
- 状況把握、研究内容・体制見直し、研究を加速するための年度内の予算増額による課題解決(加速資金の投入)

◎日本版バイドール法による知的財産権の参加企業への帰属

- ソフトウェア、ガイドライン等を著作物として登録(全研究成果を対象)
- 特許出願(2件)予定

◎研究開発費の推移

	2007年度	2008年度	2009年度	2010年度	総額
一般会計(百万円)	510	504	478	285	1,777
(内訳 労務費)	141	144	150	105	540
外注費	197	261	234	120	812
その他経費、消費税等)	172	99	94	60	425

事業原簿表 II.4.1

13 / 16

研究開発成果の実用化に向けたマネジメント

採択委員会で実用化を担保するため、NEDOのマネジメント強化を指摘された。



自主評価の実施

- 研究計画の妥当性・研究の有用性を参加各社が評価する。
- 第一回: 2009年4月
 - その後のヒアリング(年2回)で参加会社の実用化への方向性の確認、必要な修正を実施させた。
- 第二回: 2011年2月
 - 研究執行の妥当性と、研究成果の各社にとっての有用性を確認した。



参加企業の状況、課題把握後実用化イメージの明確化

情勢変化への対応

◎学会参加による情勢変化確認

- 関連学会・シンポジウムでの技術動向情勢変化を分析(25件)
- 先行性や独自性を確認
- 下記加速資金投入を判断

◎加速資金の投入

①2007年度:工場シミュレータの導入(37.9百万円)

- 目的:括り・段取り制御のアルゴリズム16種類に対する評価
- 背景:2007/10開催の学会(ISSM)での小ロット技術への取り組報告事例あり
本プロジェクトの脅威となるため研究加速措置必要

②2008年度:可視化・生産制御情報構造の標準化(30百万円)

- 目的:半導体製造装置の時間依存した状態データ構造の標準化
- 背景:2007/12のセミコンジャパンで提案されたサイクルタイム標準化内容は、
本プロジェクト成果へ障害となるため、本プロジェクト主導で標準化が必要
- 状況:SEMIで3つの規格バロットを開発し投票、受審したが未完了
→指摘内容を取り入れ再規格化し投票、受審予定(2011年度末)

◎基本計画の改訂


- 2010年度:予算変更(減額)に伴い改訂
- システム開発→システム技術開発
 - システム仕様設計は行うが一部プログラム開発なし

補足

半導体既存ラインの動向


事業戦略:ルネサスエレクトロニクス

構造対策の実行:ファブ施策



事業戦略:富士通

改革Ⅰ:事業モデル「FML型Fab-lite」



事業戦略:東芝

課題事業の構造改革:半導体

製造拠点再編、海外展開推進でフレキシブルな生産体制へ

システムLSI

固定費削減
電子デバイス計
▲1,730億円(対08年度)

- 前工程:北九州工場 5、6インチ製品を大分工場へ
岩手東芝 大口径化と6インチ製品50%を大分工場へ
- 後工程:国内100%子会社から合弁会社(株)ジェイティバスへ
中国100%子会社から合弁会社(無錫通芝微電子)へ

ディスクリート

- 前工程:姫路半導体工場5インチライン一部停止(2009年12月)
- 後工程:海外比率50%(2010年3月)

メモリ

出典:東芝ホームページ

- 前工程:先端プロセス開発 四日市工場に集結(2009年10月)
- 後工程:国内拠点 四日市地区に集約(2010年11月)

日本各社の指向:既存ラインの長期的な活用 (生産性の一層の改善)

本プロジェクト成果の活用可能性大

