4)-1 デバイス電気特性のリバースプロファイリングに基づくコンパクトトランジスタモデル

4)-1-1 開発の目的

本開発は、TEG の実測データを元にコンパクトトランジスタモデル HiSIM-RP を使用してトランジス タのリバースプロファイリングを行い、その結果から不純物濃度揺らぎに起因するランダムばらつき成 分の推定や、不純物濃度揺らぎに起因したばらつき成分を除去した後の各種ばらつき成分の推定、 ならびに製造プロセスが変更された場合の、ばらつきも含めた特性変動の予測を行うものである。また、 本コンパクトトランジスタモデルを回路技術との境界領域における耐ばらつき基盤技術として展開し、ト ランジスタのばらつきに関する情報を、統計的 SPICE モデル等を媒介として、回路技術側に受け渡す ための道筋をつけることも視野に入れている。

この目的を実現するために、既に MIRAI プロジェクト第三期前半において、HiSIM-RP の基本モデルの開発を実施している。この HiSIM-RP の基本モデルは、リバースプロファイリングに使用することを前提として、実際のデバイス構造や不純物プロファイルのみを入力としており、非物理的なフィッティングパラメータを一切使用していない、同一の不純物プロファイルに対して TCAD 比±20mV の精度、かっ TCAD 比1000 倍強の速度で Vth を計算することが可能、という特長を有している。この HiSIM-RP の基本モデルを使用してトランジスタの Vth-L-Vbs-Vds 特性への合わせ込みを行なうことにより、トランジスタのチャネル不純物プロファイルを、深さ方向には任意の関数で近似し、チャネル方向にはBox 近似で平均化したプロファイルとしてリバースプロファイリングが可能である。

これらの成果を踏まえ、MIRAI プロジェクト第三期後半では、HiSIM-RPの基本モデルを更に発展さ せて、Vthのみならず I-V 特性の計算も可能にし、非物理的なフィッティングパラメータを一切使用しな いコンパクトトランジスタモデルとして完成させる、リバースプロファイリングの結果に基づいたばらつき 解析用のアプリケーション技術を開発し、小変更プロセスに対する高速なばらつき予測を可能にする と共に、更にばらつき成分の分離や統計 SPICE モデル作成のための基礎情報を提供する手段を提 供することを開発の目的とした。

最終目標として、標準的な hp32nm~hp350nm のバルク CMOS プロセスに対して、HiSIM-RP での Vth の予測精度±20mV、Ion の予測精度±5%を実現することとした。

4)-1-2 HiSIM-RP の概要

トランジスタの電気特性から内部の不純物濃度プロファイルを高速・高精度に抽出するためのリバースプロファイリング専用コンパクトトランジスタモデル HiSIM-RP を完成させた。

MIRAI プロジェクト第三期前半において開発した HiSIM-RP [Ⅲ-2-I-③-(1)-文献 4)-1-1] (以下、 旧版 HiSIM-RP と呼称)ではサブスレッショルド領域におけるドレイン電流計算機能のみであったが、 完成した HiSIM-RP ではリバースプロファイリングを行なったチャネル不純物濃度プロファイルを元に 全バイアス領域において I-V 計算を行うことが可能となっている。全バイアス領域において I-V 計算を行うためには、より正確な表面ポテンシャルを計算することが必要となったため、旧版 HiSIM-RP では Ⅲ-2-I-③-(1)-図 4)-1-2-1 の様にチャネルを3分割して表面ポテンシャルを計 算するモデルであったものを、完成した HiSIM-RP ではチャネル表面を離散化して数十点の節点を チャネル長に応じて適切な間隔で発生させ(Ⅲ-2-I-③-(1)-図 4)-1-2-2)、各節点の表面ポテンシャ ルを隣接する節点との相互作用を考慮して求めるモデルに改良した。また、この改良により抽出する チャネル不純物濃度プロファイルの形状についても、実際のトランジスタ内のチャネル不純物濃度プ ロファイルにより近いものが得られるようになった。



Ⅲ-2-I-③-(1)-図 4)-1-2-1. 旧版 HiSIM-RP のトランジスタ構造と不純物濃度プロファイル



Ⅲ-2- I-③-(1)-図 4)-1-2-2. 完成した HiSIM-RP のトランジスタ構造と不純物濃度プロファイル

ただし、離散化するのはチャネル表面のソース・ドレイン間のみであり一次元であることから解くべき マトリックスは非常にコンパクトであり、二次元 三次元に離散化を行う TCAD シミュレータに比べて 1,000~10,000 倍高速に計算を行うことが可能であり、リアルタイムでリバースプロファイリングを行うに 十分な能力を有している。

また、完成した HiSIM-RP においても、不純物濃度プロファイルを表すモデルパラメータとトランジ スタ形状を表すパラメータを基本とし非物理的なフィッティングパラメータを含まないという特徴も引き 続き維持している。そのため、リバースプロファイリングやプロセス変動による特性変動の予測、不純物 ばらつきによる特性変動の予測を行うことが可能である。さらに、完成した HiSIM-RP はモンテカルロ 計算機能を有し、リバースプロファイリングを行なったチャネル不純物濃度プロファイルに応じたランダ

ムな不純物ばらつきやチャネル長ばらつきなどのプロセスばらつきを発生させ、しきい値電圧やドレイン電流などの電気特性のばらつきを計算することが可能である。

これらの機能は、UCB の回路シミュレータの spice3、Silvaco 社の市販の回路シミュレータ smartspice やパラメータ抽出ソフト UTMOST-4、および MIRAI プロジェクト第三期後半において新た に開発した Microsoft Excel 上で動作するアプリケーション「Excel 版 HiSIM-RP」で使用可能となって いる。これらのソフトウェアを使用してプロセス・デバイス・回路技術者が、リバースプロファイリングやプ ロセス変動による特性変動の予測、不純物ばらつきによる特性変動の予測を行うことが可能である。

また、上記の HiSIM-RP の特徴を BSIM4 などのコンパクトモデルや TCAD を比較した結果を Ⅲ-2-I-③-(1)-表 4)-1-2-1 に示す。

		<u>-</u>	
	コンパクト モデル	TCAD	HiSIM-RP
フィッティングパラメータ	有	無	無
計算連時	非常に高速	非常に遅い	高速
川	(10)	(<0.001)	(1)
適用可能な回路サイズ	大規模回路	数個の素子	小規模回路
プロセス変動による特性変動の予測	×	0	0
不純物ばらつきによる特性変動の予測	×	0	0
不純物濃度のリバースプロファイリングへの適用	×	×	0

Ⅲ-2-I-③-(1)-表 4)-1-2-1. コンパクトモデル、TCAD と HiSIM-RP の比較

今回開発した HiSIM-RP の基本モデルの内容は、プロセスデバイスシミュレーションに関する国際 学会 SISPAD にて発表済みである[Ⅲ-2-Ⅰ-③-(1)-文献 4)-1-2]。

4)-1-3 チャネル不純物濃度プロファイルのモデリングと I-V計算 深さ方向チャネル不純物濃度プロファイルのモデル化

チャネル不純物の深さ方向不純物濃度プロファイルについては、MIRAI プロジェクト第三期前半に 開発したモデルを引き続き採用している。一例として、ガウス分布を想定した場合の深さ方向不純物 濃度プロファイルのモデルパラメータを Ⅲ-2-Ⅰ-③-(1)-図 4)-1-3-1 に示す。



Ⅲ-2- I-③-(1)-図 4)-1-3-1. HiSIM-RP の深さ方向チャネル不純物濃度プロファイル

Halo 注入に対しても、Ⅲ-2-Ⅰ-③-(1)-図 4)-1-3-2 に示す同様のモデルパラメータが用意されており、次に述べる横方向チャネル不純物濃度プロファイルのモデルパラメータにより、重み付けされて各節点の不純物濃度プロファイルが与えられる。



Ⅲ-2-Ⅰ-③-(1)-図 4)-1-3-2. Halo 注入に対する深さ方向チャネル不純物濃度プロファイル

横方向チャネル不純物濃度プロファイルのモデル化

Halo 注入を含む横方向チャネル不純物濃度プロファイルのモデルに関しては、全面的に改良を行った。MIRAI プロジェクト第三期前半に開発したモデルではチャネルをソースおよびドレイン近傍の Halo 領域と中央部の領域に3分割していたが、実際のトランジスタではチャネル内の不純物濃度は 連続して変化しており、行き過ぎた簡略化となっていた。改良された HISIM-RP では、チャネル表面 に数十点の節点をチャネル長に応じて適切な間隔で発生させ各節点に深さ方向の不純物濃度プロ ファイルを設定することとした。これにより、チャネル内の不純物濃度は連続して変化するようになり実 際のトランジスタ内のチャネル不純物濃度プロファイルにより近いものとなった。ただし、TCAD のように 各節点に独立した不純物濃度プロファイルを与えると系の自由度が大きくなり過ぎて不純物濃度プロ ファイルの決定が困難になる。そのため、横方向プロファイルを表現するためのモデルパラメータは 1 ~3 個程度とした。

Ⅲ-2- I-③-(1)-図 4)-1-3-3 は横方向プロファイルとしてガウス分布を仮定した場合のモデルパラ メータである。LP は前期の HiSIM-RP との互換用のパラメータであり、典型的には標準偏差 LSP の みをモデルパラメータとして使用する。



$$N(x,z) = N_P(z) + r_{ps}(x) \cdot N_P(z) + r_{pd}(x) \cdot N_P(z)$$

 $N_C(z): チャネル全面の深さ方向不純物プロファイル$
 $N_P(z): Halo 注入の深さ方向不純物プロファイル$
 $r_{ps}(x): ソース側 Halo 注入の横向分布(重み付け)$
 $r_{pd}(x): ドレイン側 Halo 注入横方向分布(重み付け)$

$$x < LP$$
:
 $r_{ps}(x) = 1$
 $x \ge LP$:
 $r_{ps}(x) = \exp\left(-\frac{1}{2}\left(\frac{x - LP}{LSP}\right)^2\right)$

$$L_{eff} - x < LP:$$

$$r_{pd}(x) = 1$$

$$L_{eff} - x \ge LP:$$

$$r_{pd}(x) = \exp\left(-\frac{1}{2}\left(\frac{L_{eff} - x - LP}{LSP}\right)^2\right)$$

L_{eff} = L−2×XLD Ⅲ-2-I-③-(1)-図 4)-1-3-3. HiSIM-RP の横方向チャネル不純物濃度プロファイル

また、Halo 注入時に一部の不純物がチャネル内部までテールを引く現象が観測されている。この 現象に対応するために、テール部分の割合を表すモデルパラメータ LFP、およびテール部分の標準 偏差を表すモデルパラメータ LSP2 も使用可能とした。この場合は、Ⅲ-2-I-③-(1)-図 4)-1-3-4 の様になり、横方向不純物濃度プロファイルのためのモデルパラメータの数は3個となる。



x < LP: $r_{ps}(x) = 1$ $x \ge LP:$ $r_{ps}(x) = (1 - LFP) \cdot \exp\left(-\frac{1}{2}\left(\frac{x - LP}{LSP}\right)^{2}\right) + LFP \cdot \exp\left(-\frac{1}{2}\left(\frac{x - LP}{LSP2}\right)^{2}\right)$

$$L_{eff} - x < LP:$$

$$r_{pd}(x) = 1$$

$$L_{eff} - x \ge LP:$$

$$r_{pd}(x) = (1 - LFP) \cdot \exp\left(-\frac{1}{2}\left(\frac{L_{eff} - x - LP}{LSP}\right)^2\right)$$

$$+ LFP \cdot \exp\left(-\frac{1}{2}\left(\frac{L_{eff} - x - LP}{LSP2}\right)^2\right)$$

横方向チャネル不純物濃度プロファイル

擬二次元ポアソン方程式

HiSIM-RP では、元となった HiSIM2 [III-2-I-③-(1)-文献 4)-1-3] と同様に表面ポテンシャルを 基本物理量としてトランジスタの電気特性を計算する。HiSIM2 ではソース端とドレイン端の二点のみ の表面ポテンシャルから電気特性の計算を行うが、HiSIM-RP ではチャネル表面に発生させた各節 点の表面ポテンシャルを求めて電気特性を計算することでより正確に電気特性を計算可能になった。 ただし、TCAD の様に二次元や三次元の相互作用を含むポテンシャルの値を一度に解こうとすると解 くべきマトリックスが非常に大きくなり計算時間が多大になってしまう。そのため、HiSIM-RP では二つ のステップで表面ポテンシャルを計算することとし、TCAD と比較して計算時間を劇的に減少させるこ とに成功した。

以下に、その二つのステップについて説明する。

まず、一番目のステップでは、MIRAI プロジェクト第三期前半に開発された技術を用いて、各節点 に設定された深さ方向の不純物濃度プロファイルを元に、反復法を用いて数値的に各節点の深さ方 向一次元ポアソン方程式 Ⅲ-2-I-③-(1)-式 4)-1-3-1 を解く。

$$C_{ox} \cdot (V_G - V_{FB} - \phi_{s0}) = C_{\sqrt{\frac{N_{sub}}{N_{sub0}}}} \cdot (\beta \cdot (\phi_{s0} - V_B) - 1 + \exp(-\beta \cdot (\phi_{s0} - V_B))) + \exp(\beta \cdot (\phi_{s0} - 2\Phi_B)))$$

....III-2 - I - (3)-(1) - 式4) - 1 - 3 - 1

$$C = \sqrt{\frac{2\varepsilon_{si}q \cdot N_{sub0}}{\beta}}$$
$$\Phi_B = \frac{1}{\beta} \log \left(\frac{N_{sub0}}{n_i}\right)$$
$$\beta = \frac{q}{k_B T}$$

ここで、 C_{ox} はゲート容量、 V_G はゲート電圧、 V_{FB} はフラットバンド電圧、 V_B は基板電圧、q は要素電荷、 ϵ_{si} はシリコンの誘電率、 β は Boltzman 因子であり、 N_{sub0} は表面での不純物濃度である。

$$III - 2 - I - (3) - (1) - P4) - 1 - P6$$

表面ポテンシャル ϕ_{s0} と実効不純物濃度 N_{sub} は空乏層幅 W_{dep} の関数として不純物濃度プロファ イル N(x, z) を深さ方向に積分した形でIII-2-I-③-(1)-式 4)-1-3-2, III-2-I-③-(1)-式 4)-1-3-3 と定義されている。

$$\phi_{s0} = \frac{q}{\varepsilon_{Si}} \int_{0}^{W_{dep}} z \cdot N(x, z) dz + V_B + \frac{1}{\beta} \qquad \cdots \text{III-} 2 - \text{I} \cdot (3 - (1) - \textbf{I} \cdot 4) - 1 - 3 - 2$$
$$N_{sub} = \frac{\left(\int_{0}^{W_{dep}} N(x, z) dz\right)^2}{2\int_{0}^{W_{dep}} z \cdot N(x, z) dz} \qquad \cdots \text{III-} 2 - \text{I} \cdot (3 - (1) - \textbf{I} \cdot 4) - 1 - 3 - 3$$

空乏層幅 W_{dep} を変数として深さ方向一次元ポアソン方程式 III-2-I-③-(1)-式 4)-1-3-1 を解 くことにより、各節点の表面ポテンシャル ϕ_{s0} と実効不純物濃度 N_{sub} が求まる。その結果、各節点の 深さ方向の不純物濃度プロファイルの情報は各節点の実効不純物濃度 N_{sub} として表現される。

次に、二番目のステップで、反復法を用いて数値的に擬二次元ポアソン方程式 Ⅲ-2-Ⅰ-③-(1)-式 4)-1-3-4 を解く。

$$Q_{g} - Q_{i} + E = \sqrt{C^{2} \frac{N_{sub}}{N_{sub0}} \cdot (\beta \cdot (\phi_{s} - V_{B}) - 1 + \exp(-\beta \cdot (\phi_{s} - V_{B}))) + E \cdot Q_{b0}}$$

...III-2 - I - (3)-(1) - 式4) - 1 - 3 - 4

ゲート電荷:
$$Q_g = C_{ox} \cdot (V_G - V_{FB} - \phi_s)$$

キャリア電荷:

$$Q_i = Q_g - \sqrt{Q_g^2 - C^2 \exp(\beta \cdot (\phi_s - \phi_f - 2\Phi_B))}$$

空乏層内の基板電荷の初期値:

$$Q_{b0} = C_{\sqrt{\frac{N_{sub}}{N_{sub0}}}} \cdot \left(\beta \cdot (\phi_{s0} - V_B) - 1 + \exp(-\beta \cdot (\phi_{s0} - V_B))\right)$$

横方向電界による電荷の減少分:

$$E = \varepsilon_{Si} \cdot W_{dep} \frac{d^2 (\phi_s - \Phi_B)}{dx^2} + \Delta E(X_j)$$

擬二次元ポアソン方程式は各節点で設定されるが、Eにより隣接する節点との相互作用が導入される。各節点の擬二次元ポアソン方程式は、最初のステップで求めた表面ポテンシャル ϕ_{s0} を初期値として、各節点の表面ポテンシャル ϕ_{s} と擬フェルミ準位 ϕ_{f} を変数として、各節点間のドレイン電流 I_{D} が同じになるように電流連続式と連立させて解かれる。ドレイン電流 I_{D} は、III-2-I-③-(1)-式4)-1-3-5 に従って各節点のキャリア電荷量 Q_{i} およびキャリアの実効移動度 μ_{eff} 、擬フェルミ準位 ϕ_{f} の傾きから計算される。

$$I_D = W_{eff} \mu_{eff} Q_i \frac{d\phi_f}{dx} \qquad \cdots \mathbb{II} - 2 - \mathbb{I} - (3 - (1) - \vec{x} - 4) - 1 - 3 - 5$$

ここで、 W_{eff} は実効ゲート幅である。キャリア電荷量 Q_i は表面ポテンシャルと擬フェルミ準位から 計算される。キャリアの実効移動度 μ_{eff} は速度飽和を考慮したキャリアの移動度である。移動度モ デルは TCAD と同じモデル [III-2-I-③-(1)-文献 4)-1-4], [III-2-I-③-(1)-文献 4)-1-5] を を 使用しており、不純物濃度やキャリア濃度、実効垂直電界に対してユニバーサルなモデルとなってい る。反復法が収束した時点で、各節点の表面ポテンシャル ϕ_s と擬フェルミ準位 ϕ_f が求まり、同時に ドレイン電流の値 I_D が求まる。

ポアソン方程式と電流連続式を連立させてポテンシャルを求める方法は、TCAD と同様であり、

$$III - 2 - I - (3) - (1) - P4) - 1 - P7$$

HiSIM-RP は TCAD と同様正確にポテンシャルを求めることが可能である。一方で、深さ方向の情報を表面の各節点の実効不純物濃度 *Nsub* として表現することにより、解くべきマトリックスが非常にコンパクトになっており、TCAD に比べて 1,000~10,000 倍高速に計算を行うことが可能となっている。

また、擬二次元ポアソン方程式 Ⅲ-2-I-③-(1)-式 4)-1-3-4 の中で、E は横方向電界による基 板電荷の減少分を表している。E の中で、短チャネル効果を精度良く取り入れるためソースおよびドレ インの接合深さ X_j に依存する補正項 ΔE(X_j) を適切にモデル化することが重要であり、HiSIM-RP ではチャージシェアリングモデルに基づきソースおよびドレイン端では Ⅲ-2-I-③-(1)-図 4)-1-3-5 の三角形の部分の電荷が減少していると考え、フィッティングパラメータ無しに接合深さ依存性を再現 することに成功している。



Ⅲ-2-I-③-(1)-図 4)-1-3-5 チャージシェアリングモデルによる基板電荷の減少の表現

その他の物理モデル

以上が、HiSIM-RPの基本モデルであるが、実際の先端デバイスへの適用を考慮して、より正確に トランジスタの電気特性やそのばらつきが計算可能となるように、以下に述べるような種々の物理モデ ルを導入した。

① ソース・ドレインの寄生抵抗モデル

ゲート長が短くなりドレイン電流値が高くなるとソース・ドレインの寄生抵抗の影響による電圧降下が無視できない。そのため、HiSIM-RPではIII-2-I-3-(1)-式4)-1-3-6のように、ソース・ドレインの寄生抵抗 R_S , R_D をトランジスタのソース・ドレインと外部電圧源(V_S , V_D)間に接続してソース・ドレインにかかる電圧が $V_{S,eff}$, $V_{D,eff}$ となるモデルを導入した。ここで、ドレイン電流 I_D は $V_{S,eff}$, $V_{D,eff}$ の関数になるため、この式も反復法によって数値的に解かれる。

$$V_{S,eff} = V_S + R_S I_D V_{D,eff} = V_D - R_D I_D$$
...III-2-I-③-(1)-式4)-1-3-6

② STI ストレス依存性モデル

STI ストレスにより閾値(Vth)や移動度などが変動しトランジスタの電気特性が変動する。この 効果を再現するため、HiSIM-RP に HiSIM2 と同じモデルを導入した。耐外部擾乱デバイスプ ログラムのコンパクトストレスモデルによる計算結果をモデルパラメータの値として設定することで STI ストレス依存性を再現することが可能である。

③ W 依存性モデル(狭チャネル効果モデル)

STI 端においてチャネル不純物濃度が低下して閾値が低い寄生トランジスタが並列接続され ているように見える現象がある。この現象を再現するために、寄生トランジスタの幅 WSTI とチャ ネル不純物濃度の低下率 NSUBCWTI, NSUBPSWTI をモデルパラメータとし STI 端の寄生ト ランジスタをバルク部のトランジスタと並列接続するモデルを導入した。

Ⅲ-2-I-③-(1)-図 4)-1-3-6 は、STI 端の寄生トランジスタのドレイン電流 Id.STI (青の実線)

$$II - 2 - I - 3 - (1) - P4) - 1 - P8$$

とバルク部のトランジスタのドレイン電流 I_{d,orig} (オレンジの実線)を並列接続してトランジスタの全ドレイン電流値 I_D (黒の破線) が計算されることを模式的に表した図である。



$$\begin{split} I_{D} = & \left(W_{eff} - 2 \cdot \text{WSTI} \right) \cdot I_{d,orig} + 2 \cdot \text{WSTI} \cdot I_{d,STI} \\ & I_{d,orig} = I_{d}(N_{C}, N_{P}) \\ & I_{d,STI} = I_{d}(N_{C} \cdot \text{NSUBCWSTI}, N_{P} \cdot \text{NSUBPWSTI}) \end{split}$$

Ⅲ-2-I-③-(1)-図 4)-1-3-6. 寄生トランジスタとバルク部のトランジスタの並列接続

Ⅲ-2-I-③-(1)-図 4)-1-3-7 は、STI 端の寄生トランジスタを考慮して、W=1um と W=10um のデバイスに対してリバースプロファイリングを行い同じモデルパラメータで合わせ込んだ例であ り、測定データに対して W=1um, W=10um のデバイス共に良く一致している。



Ⅲ-2-I-③-(1)-図 4)-1-3-7. 異なる W のデバイスの測定値への合わせ込み例

④ ゲートリーク電流モデル

4)-1-4 のばらつき解析を行うにあたり、ゲート酸化膜厚(Tox)のばらつきについてはゲートリ ーク電流のばらつきから抽出することとした。そのため、HiSIM-RP にゲートリーク電流モデルと

して、表面ポテンシャルを基本物理量として、Si 基板・酸化膜界面とゲート・酸化膜界面の間でのトンネル現象を計算する TCAD と同様のモデルを導入した。

TCAD と HiSIM-RP の計算結果を比較した図を Ⅲ-2-I-③-(1)-図 4)-1-3-8~9 に示す。 ゲート酸化膜厚(Tox)依存性,ドレイン電圧(Vd)依存性,不純物濃度(Nc)依存性とも TCAD と 非常に良く一致している。



Ⅲ-2-I-③-(1)-図 4)-1-3-8. ゲートリーク電流の Tox, Vd 依存性に対する TCAD と HiSIM-RP の計算結果の比較



Ⅲ-2-I-③-(1)-図 4)-1-3-9. ゲートリーク電流の Tox, 不純物濃度依存性に対する TCAD と HiSIM-RP の計算結果の比較

<u>HiSIM-RPの I-V 計算機能の精度検証</u>

HiSIM-RP の I−V 計算機能の精度を検証するために、ITRS のロードマップ[Ⅲ-2-I-③-(1)-文献 4)-1-6] を参考にhp32nm から hp90nm までの 4 世代の LSTP (Low Standby Power) トランジ スタを想定した仮想デバイスについて TCAD と HiSIM-RP の計算結果を比較した。

TCAD との比較に用いた仮想デバイスの構造パラメータと不純物濃度分布パラメータについては、 Ⅲ-2-I-③-(1)-表 4)-1-3-1 に示した。構造パラメータについては ITRS のロードマップに従い、不 純物濃度分布パラメータについては、最小ゲート長 Lmin においてオフリーク電流 Ioff の値が 10[pA/um] となるように各パラメータを選択した。

			-																														
hp	Lmin	Tox	Vdd	Ioff	Xj	Xld	Nc	Np	LSP	ID																							
[nm]	[nm]	[nm]	[V]	[pA/um]	[nm]	[nm]	[cm ⁻³]	[cm ⁻³]	[nm]																								
								6.6E18	20	hp32.a																							
32	22	1.41	0.95	10	6.5	2	1.6E18	7.2E18	15	hp32.b																							
								9.0E18	10	hp32.c																							
								4.3E18	30	hp45.a																							
45	28	1.73	1.0	10	9.0	2	2 1.1E18	4.8E18	20	hp45.b																							
																															5.5E18	15	hp45.c
				10					1.6E18	60	hp68.a																						
68	45	2.52	1.1		12.5	2	6.0E17	1.75E18	40	hp68.b																							
								2.5E18	20	hp68.c																							
									9.3E17	60	hp90.a																						
90	65	2.73	1.2	10	16.0	2	5.0E17	1.1E18	40	hp90.b																							
								2.15E18	20	hp90.c																							

Ⅲ-2- I-③-(1)-表 4)-1-3-1. TCAD との比較に使用した仮想デバイスの 構造パラメータおよび不純物濃度分布パラメータ

まず、しきい値電圧(Vth)と飽和電流(Ion)のゲート長(L)依存性について比較したものを Ⅲ-2- I -③-(1)-図 4)-1-3-10~11 に示す。どの世代のデバイスに対しても、全てのゲート長のデバイスに対し て、HiSIM-RP の計算結果は TCAD と非常によく一致しており、成果目標である Vth 誤差 ±20mV, Ion 誤差±5% を満たしている。



Ⅲ-2-I-③-(1)-図 4)-1-3-10. 仮想デバイス hp32.a, hp45.a, hp68.a, hp90.a の Vth のゲート長依存性についての TCAD と HiSIM-RP の計算結果の比較



Ⅲ-2-I-③-(1)-図 4)-1-3-11. 仮想デバイス hp32.a, hp45.a, hp68.a, hp90.a の Ion*W/L のゲート長依存性についての TCAD と HiSIM-RP の計算結果の比較

次に、hp68.b の最小ゲート長である L=45nm と長チャネルである L=1um のデバイスの Id-Vg および Id-Vd 特性について TCAD と HiSIM-RP の計算結果を比較したグラフを Ⅲ-2-I-③-(1)-図 4)-1-3-12~13 に示す。どちらのゲート長のデバイスに対してもバイアスによらず HiSIM-RP の計 算結果は TCAD と良く一致しており、HiSIM-RP は全バイアス領域において I-V 計算を行うに十 分な精度を有していることが分かる。



Ⅲ-2-I-③-(1)-図 4)-1-3-12. 仮想デバイス hp68.b の L=45nm の Id-Vg 特性, Id-Vd 特性についての TCAD と HiSIM-RP の計算結果の比較



Ⅲ-2-I-③-(1)-図 4)-1-3-13. 仮想デバイス hp68.b の L=1um の Id-Vg 特性, Id-Vd 特性についての TCAD と HiSIM-RP の計算結果の比較

次に、Halo 不純物濃度を Ⅲ-2- I -③-(1)-図 4)-1-3-13 のように変化させて逆短チャネル効果 (Reverse Short Channel Effect)の変化を見た結果を Ⅲ-2- I -③-(1)-図 4)-1-3-14 に示す。仮想 デバイス hp68.a, hp68.b, hp68.c は最小ゲート長 Lmin=45nm では、どのデバイスもほぼ同じ Vth であり、このゲート長ではチャネル不純物濃度はどのデバイスもほぼ同じと考えられる。しかし、Halo 不 純物濃度プロファイルが異なるため Vth のゲート長依存性は異なっている。HiSIM-RP の計算結果 は、Halo 不純物濃度プロファイルの変化による Vth の変化を良く再現しており、HiSIM-RP はチャネ ル不純物濃度のリバースプロファイリングの用途に十分使用可能な性能を有していることが分かる。



Ⅲ-2-I-③-(1)-図 4)-1-3-13. 仮想デバイス hp68.a, hp68.b, hp68.c のチャネル不純物濃度 についての TCAD と HiSIM-RP の計算結果の比較



Ⅲ-2-I-③-(1)-図 4)-1-3-14. 仮想デバイス hp68.a, hp68.b, hp68.c の Vth の ゲート長依存性についての TCAD と HiSIM-RP の計算結果の比較

4)-1-4 ばらつき計算機能とばらつき解析

モンテカルロ解析機能

HiSIM-RP はばらつき解析のためにモンテカルロ解析機能を有している。モンテカルロ解析とは、 乱数を発生させその乱数を元にトランジスタの物理パラメータにばらつきを与えて特性を計算すること を多数回(一般的には数百回~数千回)繰り返す解析方法であり、計算結果から例えば標準偏差(σ) などの特性のばらつき量を求めることができる。TCAD でも同様の計算は可能であるが、一回当たり の計算時間が多いためにモンテカルロ解析を行う場合には多大な計算機リソースが必要となってしま う。一方、HiSIM-RP は、その高速性により、例えば二次元 TCAD で一時間かかるところを数秒で計 算可能であり、特性ばらつきを推定する有用なツールとなっている。

トランジスタの特性ばらつきには、素子毎にばらつき量が異なるランダムばらつきと、隣接する素子

間では同じばらつき量だが、別のチップや別のウェハの素子間では異なるばらつき量となるシステマティックばらつきがある。

この中で、不純物のランダムばらつきに起因するランダムな特性ばらつきを HiSIM-RP のモンテカ ルロ解析機能で計算する手順は以下のようになる。まず、不純物のランダムばらつきは、各節点が受 け持つ不純物数に応じてポアソン分布またはガウス分布から不純物濃度プロファイル N(x, z) に対し てばらつきが設定される。このばらつきを含む不純物濃度プロファイルを元に深さ方向一次元ポアソン 方程式を解くことにより、各節点での実効不純物濃度のばらつきが計算される。III-2-I-③-(1)-図 4)-1-4-1 は、HiSIM-RP でモンテカルロ計算を 30 回行った時の実効不純物濃度のばらつきの様 子を示したものである。チャネルのソース近傍(図の左端)とドレイン近傍(図の右端)において実効不純 物濃度のばらつきが比較的大きくなっているのは、この領域では節点の間隔が狭く設定されており一 つの節点が受け持つ不純物数が少ないためである。



Ⅲ-2-Ⅰ-③-(1)-図 4)-1-4-1. モンテカルロ解析による実効チャネル不純物濃度のばらつき

次に、このばらつきを含む実効不純物濃度を元に擬二次元ポアソン方程式を電流連続式と連立させて解くことにより、表面ポテンシャルのばらつきおよびドレイン電流のばらつきが得られる。Ⅲ-2-I-③-(1)-図 4)-1-4-2 は HiSIM-RP でモンテカルロ計算を 30 回行った時の表面ポテンシャルのばら つきの様子を示したものである。チャネルのソース近傍(図の左端)とドレイン近傍(図の右端)において は表面ポテンシャルのばらつきは小さくなっている。これは、ソース・ドレイン近傍では電荷が横方向に 逃げるため表面ポテンシャルに影響する実効的な電荷量が少なくばらつきも小さくなるからである。ま た、Ⅲ-2-I-③-(1)-図 4)-1-4-3 はドレイン電流のばらつきの様子を示したものである。



Ⅲ-2-Ⅰ-③-(1)-図 4)-1-4-2. モンテカルロ解析による表面ポテンシャルのばらつき



Ⅲ-2-Ⅰ-③-(1)-図 4)-1-4-3. モンテカルロ解析によるドレイン電流のばらつき

また、HiSIM-RP は、チャネル長ばらつき(Δ L)や、ゲート酸化膜厚ばらつき(Δ Tox)、ソース・ドレイン寄生抵抗ばらつき(Δ Rs, Δ Rd) などのプロセスばらつきを扱うことも可能である。これらの標準偏差(1 σ)の値を HiSIM-RP のモデルパラメータとして設定することで計算が行われる。これらのプロセスばらつきをランダムばらつきとしてもシステマティックばらつきとしても扱うことが可能であり、前述の不純物のランダムばらつきと組み合わせて計算することも可能である。

こうした、HiSIM-RP のモンテカルロ解析機能を使用することで、トランジスタの特性ばらつきを高速 に推定することが可能となる。

リバースプロファイリング

HiSIM-RP を用いてトランジスタ電気特性のばらつき解析を行うためには、最初にリバースプロファ イリングを行なって電気特性を合わせ込んでおく必要がある。

リバースプロファイリングの手順を以下に示す。まず、長チャネルでの Vth-Vb 特性からリバースプ ロファイリングを行って長チャネルでの不純物濃度パラメータ(NSUBCA~NSUBCD)を抽出する。次 に、Vth-L-Vbs-Vds 特性からリバースプロファイリングを行って Halo 注入の不純物濃度パラメータ (NSUBPA~NSUBPD, LSP) やソース・ドレイン接合深さ(XJ)、ソース・ドレインのオーバーラップ長 (XLD)を抽出する。ここまでが、MIRAI プロジェクト第三期前半において開発したリバースプロファイリ ング方法であるが、完成した HiSIM-RP は I-V 計算機能を有しているため、さらに Ids についても 合わせ込みを行う。

まず、低 Vds かつ高 Vgs における Ids-L 特性からソース・ドレイン寄生抵抗(Rsd) の値を抽出 する。そして最後に、高 Vds かつ高 Vgs における Ids-L 特性からキャリア飽和速度を抽出する。チ ャネル長が短い先端デバイスでは、速度オーバーシュートにより実効的なキャリア飽和速度が長チャ ネルにおけるキャリア飽和速度より大きくなっている。そのため、キャリア飽和速度を抽出する必要があ る。HiSIM-RP は非物理的なフィッティングパラメータを持たないため、基本的にこれだけの操作でパラ メータ抽出が完了する。

Ⅲ-2-I-③-(1)-図 4)-1-4-4~5 に hp130nm(90nm ノード)と hp56nm(40nm ノード)のトランジスタに対して電気特性を合わせ込んだ結果を示す。どのトランジスタのフィッティング精度も、成果目標として採用した指標である Vth 誤差±20mV、Ion 誤差±5%を満たしている。





Ⅲ-2-I-③-(1)-図 4)-1-4-4. hp130nm のトランジスタに対する合わせ込み結果



/h = 0.5, 0, -0.5, -1V •••••• Vd=50mV |*p[-Vd=1V 1 0.01 10 0.01 0.1 1 0.1 1 10 L[um] L[um]

Ⅲ-2-I-③-(1)-図 4)-1-4-5. hp56nm のトランジスタに対する合わせ込み結果

HiSIM-RPを用いたランダムばらつきの解析は以下の手順で行なう。

① 隣接ペアトランジスタの相対ばらつき成分の測定

隣接するペアトランジスタについて測定を行い、ペアトランジスタ間の特性の相対差をランダ ムばらつきと見なしてランダムばらつきの測定値を見積もる。*N* 個のペアトランジスタの測定値が ある場合の Vth や Ids のランダムばらつきの標準偏差(σ)は Ⅲ-2-I-③-(1)-式 4)-1-4-1 ~2 の様にして見積もることができる。

Vthのランダムばらつきの標準偏差:

$$\sigma_{Vth,rand} = \frac{1}{\sqrt{2}} \sqrt{\frac{1}{N-1} \sum_{i} (\Delta_{Vth}(i) - \overline{\Delta_{Vth}})^{2}} \cdots III-2 - I - (3 - (1) - 式 4) - 1 - 4 - 1}$$

$$\Delta_{Vth} \mathcal{O} \mathbb{T} \mathfrak{V} \mathfrak{I} \mathfrak{l} : \overline{\Delta_{Vth}} = \frac{1}{N} \sum_{i} \Delta_{Vth}(i)$$

*i*番目のペアトランジスタのV_{th} の相対差: $\Delta_{Vth}(i) = V_{th,L}(i) - V_{th,R}(i)$
*i*番目のペアトランジスタの左側の素子のV_{th}: V_{th,L}(i)
*i*番目のペアトランジスタの右側の素子のV_{th}: V_{th,R}(i)

Idsのランダムばらつきの標準偏差:

$$\sigma_{Ids,rand} = \frac{1}{\sqrt{2}} \sqrt{\frac{1}{N-1} \sum_{i} (\Delta_{Ids} - \overline{\Delta_{Ids}})^{2}} \cdots III - 2 - I - (3) - (1) - 式 4) - 1 - 4 - 2}$$

$$\Delta_{Ids} \mathcal{O} \mathbb{P} 均値: \overline{\Delta_{Ids}} = \frac{1}{N} \sum_{i} \Delta_{Ids}(i)$$

i番目のペアトランジスタの I_{ds} の相対差: $\Delta_{Ids} = I_{ds,L}(i) - I_{ds,R}(i)$
i番目のペアトランジスタの左側の素子の $I_{ds}: I_{ds,L}(i)$
i番目のペアトランジスタの右側の素子の $I_{ds}: I_{ds,R}(i)$

- ② ゲートリーク電流ばらつきからゲート酸化膜厚、オーバーラップ長ばらつきを抽出 隣接するペアトランジスタ間のゲートリーク電流(Ig)の相対差をゲートリーク電流のランダムば らつきと見なし、Vgs=VDD, Vds=0V でのゲートリーク電流のばらつきからゲート酸化膜厚(Tox) のランダムばらつき量を見積もる。また、Vgs=0, Vds=VDD でのゲートリーク電流のばらつきから オーバーラップ長(XLD)のランダムばらつき量を見積もる。ゲートリーク電流ばらつきの標準偏 差の見積もり方法は ① の Ids の見積もり方法と同様である。
- ③ モンテカルロ解析による不純物濃度揺らぎ成分の抽出 ランダム不純物濃度ばらつきについて、リバースプロファイリングしたモデルパラメータを用い て HiSIM-RP でモンテカルロ解析を行い、不純物濃度揺らぎ成分を見積もる。この時、後述す るようなゲート幅 W に応じたファクターを不純物濃度揺らぎに乗じる必要がある。
- ④ Vth ばらつきからゲート長、接合深さばらつきの抽出。

① で見積もった Vth ばらつきの測定値から ② と ③ のばらつき成分を除き、残った Vth ばらつきからゲート長(L)、接合深さ(Xj)ばらつきを抽出する。

⑤ Ids-Vth ばらつき相関プロットの主軸直交成分から移動度、ソース・ドレイン寄生抵抗のばらつ き成分の抽出。

Ids-Vth ばらつき相関プロットの長チャネルデバイスでの主軸直交成分から移動度(μ)のば らつき成分を抽出し、短チャネルデバイスでの主軸直交成分からソース・ドレイン寄生抵抗 (Rsd)のばらつき成分を抽出する。

この手順で hp130nm ならびに hp56nm トランジスタのランダムばらつきを解析し、Pelgrom 係数の成 分分析を行った結果を Ⅲ-2-I-③-(1)-図 4)-1-4-6~7 に示す。Pelgrom 係数の定義は、Ⅲ-2-I-③-(1)-式 4)-1-4-3~4 に示した。

$$Avt = \sigma_{Vth}[mV] \times \sqrt{L[um] \cdot W[um]} \qquad \cdots \blacksquare - 2 - 1 - \textcircled{3} - (1) - \rightrightarrows 4) - 1 - 4 - 3$$
$$Aion = \frac{\sigma_{ion}}{I_{on}}[\%] \times \sqrt{L[um] \cdot W[um]} \qquad \cdots \blacksquare - 2 - 1 - \textcircled{3} - (1) - \rightrightarrows 4) - 1 - 4 - 4$$

今回解析した hp130nm ならびに hp56nm トランジスタのランダムばらつきでは、 Δ Nsub で示した不純物濃度揺らぎ成分が Vth, Ion ばらつきに与える影響が支配的であり、Lの短いトランジスタではこの他にソース・ドレイン寄生抵抗ばらつき(Δ Rsd)が Ion ばらつきに影響を及ぼす。ゲート酸化膜厚ばらつき(Δ Tox)はわずかに影響があるが、他の XLD, L, Xj, μ のばらつきはいずれも無視出来るオーダーである。



Ⅲ-2-I-③-(1)-図 4)-1-4-6. hp130nm のトランジスタのランダムばらつきの解析結果



Ⅲ-2- I-③-(1)-図 4)-1-4-7. hp56nm のトランジスタのランダムばらつきの解析結果

ランダムばらつきのW方向依存性の解析結果

HiSIM-RPを用いたランダムばらつきの解析において、Ⅲ-2-I-③-(1)-図 4)-1-4-8 に示したゲー ト幅 W に応じたファクターを不純物濃度揺らぎに乗じる必要があることが分かった。このファクターは、 HiSIM-RP が二次元構造を想定しているために、三次元的な効果を取り入れために必要となったもの であり、プロセス世代やゲート長 L によらず同じファクターが使用可能である。また、nMOS のランダ ムばらつきが pMOS のランダムばらつきより大きいという実験事実を再現するために、nMOS につい ては pMOS より大きなファクターが設定されている。



Ⅲ-2- I -③-(1)-図 4)-1-4-8. W に応じた不純物濃度揺らぎに乗じるファクター

hp130nm ならびに hp56nm トランジスタのランダムばらつき Avt の W 依存性について HiSIM-RP の計算値と測定値と比較した結果を Ⅲ-2-Ⅰ-③-(1)-図 4)-1-4-9 に示した。比較のために、ファクタ

$$III - 2 - I - (3) - (1) - P4) - 1 - P19$$

ーを 1 とした結果も破線で示した。hp130nm nMOS では、STI 端においてチャネル不純物濃度が低下して閾値が低い寄生トランジスタが並列接続されているように見える現象が大きく見えており、その結果として W=1um 付近に Avt のピークが生じている。HiSIM-RP は、この現象も含めてランダムばらつき Avt の W 依存性を良く再現していることが分かる。



Ⅲ-2- I-③-(1)-図 4)-1-4-9. hp56nm のトランジスタのランダムばらつきの解析結果

システマティックばらつきの解析結果

HiSIM-RPを用いたシステマティックばらつきの解析は以下の手順で行なう。

① ランダムばらつき成分を除去してシステマティックばらつき成分を抽出

W の大きいトランジスタのばらつきの測定値からランダムばらつき成分を除去してシステマティ ックばらつき成分を抽出する。N 個の素子の測定値がある場合の Vth や Ids のシステマティ ックばらつきの標準偏差(σ)は Ⅲ-2-I-③-(1)-式 4)-1-4-5~6 の様にして見積もることがで きる。また、Ig のシステマティックばらつきの標準偏差も Ids と同様に見積もることができる。 V_{th}のシステマティックばらつきの標準偏差:

$$\sigma_{Vth,sys} = \sqrt{\frac{1}{N-1} \sum_{i} (V_{th}(i) - \overline{V_{th}})^{2} - \sigma_{Vth,rand}^{2}} \qquad \cdots \text{II- 2- I-3-(1)-式4)-1-4-5}$$

全素子のV_{th}の平均値: $\overline{V_{th}} = \frac{1}{N} \sum_{i} V_{th}(i)$

*i*番目の素子のV_{th} : V_{th}(*i*)

 I_{ds} のシステマティックばらつきの標準偏差:

 $\sigma_{Ids,sys} = \sqrt{\frac{1}{N-1} \sum_{i} (I_{ds}(i) - \overline{I_{ds}})^{2} - \sigma_{Ids,rand}^{2}} \qquad \cdots \text{II- 2- I-3-(1)-式4)-1-4-6}$

全素子の I_{ds} の平均値: $\overline{I_{ds}} = \frac{1}{N} \sum_{i} I_{ds}(i)$

i番目の素子の I_{ds} : $I_{ds}(i)$

② 電気特性ばらつきに対する要素ばらつきの感度マトリクスを計算

チャネル長(L)、ゲート酸化膜厚(Tox)、不純物濃度、ソース・ドレイン寄生抵抗(Rsd)の各要素について各ゲート長の素子の特性ばらつきに対する Ⅲ-2-Ⅰ-③-(1)-式 4)-1-4-7 のような感度マトリックスを計算する。

$$A = \begin{pmatrix} \vdots & \vdots & \vdots & \vdots \\ \frac{\partial V_{th}(L_k)}{\partial L} & \frac{\partial V_{th}(L_k)}{\partial T_{ox}} & \frac{\partial V_{th}(L_k)}{\partial N_{sub}} & \frac{\partial V_{th}(L_k)}{\partial R_{sd}} \\ \frac{\partial I_{ds}(L_k)}{\partial L} & \frac{\partial I_{ds}(L_k)}{\partial T_{ox}} & \frac{\partial I_{ds}(L_k)}{\partial N_{sub}} & \frac{\partial I_{ds}(L_k)}{\partial R_{sd}} \\ \frac{\partial I_g(L_k)}{\partial L} & \frac{\partial I_g(L_k)}{\partial T_{ox}} & \frac{\partial I_g(L_k)}{\partial N_{sub}} & \frac{\partial I_g(L_k)}{\partial R_{sd}} \\ \vdots & \vdots & \vdots & \vdots \\ \mathcal{F} - \mathbb{N} \in L_k \ \mathcal{O} \not{\mathbb{R}} \neq \mathcal{O} \ I_{ds} : I_{ds}(L_k) \\ \mathcal{F} - \mathbb{N} \in L_k \ \mathcal{O} \not{\mathbb{R}} \neq \mathcal{O} \ I_g : I_g(L_k) \end{pmatrix}$$

③ 電気特性ばらつきを再現する様に(Ⅲ-2-I-③-(1)-式 4)-1-4-8 が成り立つ様に)最小二乗法 を用いて要素ばらつき成分の大きさを決定する。

ここで、③を行う際には、ゲートリーク電流のシステマティックばらつきを考慮して Tox のばら つきを適切な範囲に抑えることが重要である。なぜなら、Tox のシステマティックばらつきとチャ ネル不純物濃度のシステマティックばらつきは、共にゲート長(L)やゲート幅(W)にあまり依存せ ずにドレイン電流特性ばらつきに影響を及ぼすためドレイン電流のシステマティックばらつきだ けからでは分離して抽出することが困難だからである。

この手順で hp130nm ならびに hp56nm トランジスタのシステマティックばらつき成分分析を行った 結果を III-2-I-③-(1)-図 4)-1-4-10~11 に示す。最小ゲート長でのシステマティックばらつき成分 の測定値を 100[%] とした時の各ゲート長でのシステマティックばらつき成分値をプロットしている。

$$III - 2 - I - (3) - (1) - P4) - 1 - P21$$

今回解析した hp130nm ならびに hp56nm トランジスタのシステマティックばらつきでは、Vth, Ion 共に L ばらつき(Δ L)の寄与が最も大きく、次に不純物濃度ばらつき(Δ Nsub)、Rsd ばらつき(Δ Rsd) の順であり、この 3 成分でシステマティックばらつき成分のほとんどを占める。



Ⅲ-2- I-③-(1)-図 4)-1-4-10. hp130nm のトランジスタのシステマティックばらつきの解析結果



Ⅲ-2- I-③-(1)-図 4)-1-4-11. hp56nm のトランジスタのシステマティックばらつきの解析結果

以上の結果から、不純物濃度ばらつき、Rsd ばらつき、L ばらつきを適切に予測出来れば、新プロ セスに対しても HiSIM-RP を用いてばらつき予測を行なうことが可能であると言える。

4)-1-5 アプリケーション

プロセス・デバイス・回路技術者が簡易に HiSIM-RP を使用することを可能にするため、MicroSoft Excel 上から HiSIM-RP を実行しその結果を表示するアプリケーション「Excel 版 HiSIM-RP」を開 発した。Excel 版 HiSIM-RP では、HiSIM-RP を用いたリバースプロファイリング、I-V 特性の測定デ ータとの比較、任意の I-V 特性の計算とグラフの表示、ばらつきの計算と Pelgrom プロットなどのグ ラフの表示が可能となっている。

Ⅲ-2-I-③-(1)-図 4)-1-5-1a~1d は、リバースプロファイリング用のシートである。

以下に、このシートの使用方法を説明する。まず、初期モデルパラメータを所定のフォーマットで用 意して読み込む(1a-1)。次に、リバースプロファイリングに使用する長チャネルデバイスの Vth-Vb 特 性や Cgg-Vg 特性、Vth-L-Vb 特性などの測定データを所定のフォーマットで用意して読み込む (1a-2)。次に、計算結果を格納するファイルを指定する(1a-3)。次に、不純物濃度パラメータなどの値 を入力する(II-2-I-③-(1)-図 4)-1-5-1b~1d)。その後、HiSIM-RP を実行して、その結果を測定デ ータと比較する(1a-4)。実効結果のグラフの例を III-2-I-③-(1)-図 4)-1-5-2~4 に示した。III-2-I -③-(1)-図 4)-1-5-2 は Vth-Vb 特性の比較図、III-2-I-③-(1)-図 4)-1-5-3 は Cgg-Vg 特性の 比較図、III-2-I-③-(1)-図 4)-1-5-4 は Vth-L-Vb の比較図である。測定データと誤差がある場合 には、不純物濃度パラメータを調整して再実行する。以上により、リバースプロファイリングを行うことが 出来る。また、抽出した不純物濃度プロファイルから任意の深さのチャネル不純物濃度を III-2-I-③-(1)-図 4)-1-5-1-5 のようにグラフ表示して確認する(1a-5)ことも可能になっている。

Copyrights © Selete 1. HiSIM-RPによるリバースプロファイリング			
ここで設定したデバイス構造や不純物プロファイルは、後のI-V計算やばら の都分のみ入力が可能です。	っつき計算に引き継がれます。		1a-1
モデルパラメータ初期値設定	実行ボタン	結果	
初期モデルパラメータシートの読み込み	実行		
初期モデルパラメータBook名		選択	
初期モデルパラメータシート名	初期モデルパラメータ		-
計算実行	実行ボタン	結果	1 1 4
①Vth-Vbs特性の計算と比較(チャネルプロファイル抽出用)	実行 🗲		-1a-4
②Cgg-Vgs特性の計算と比較(チャネルプロファイル抽出用)	実行 🔶		
③Vth-L特性の計算と比較 (Haloプロファイル抽出用)	実行 4		
④抽出不純物プロファイル確認	実行 ◀	_	
不純物ブロファイル抽出パラメータ			1
L(ゲート長)	1.00E-07 [m]		-1a-5
W(ゲート幅)	1.00E-06 [m]		
Depth(不純物ブロファイルを抽出する深さ)	start	stop 2 00E-08 [m]	num 11 [個]
	e Dog		
計算結果格納用Book名		選択	
Vth−Vbs特性格納Sheet名	vth-vb		
Cgg-Vgs特性格納Sheet名	cgg		-1a-3
Vth-L特性格納Sheet名	vth-l		Iu U
抽出不純物フロファイル格納Sheet名	nsub	<u>_</u>	
ターゲット特性データBook名		漢紀	1
Vth-Vbs特性データSheet名	vth-vb		
Cgg-Vgs特性データSheet名	cgg	1	1a-2
Vth-L特性データSheet名	vth-l	1	10 L
L pmcc			

Ⅲ-2-I-③-(1)-図 4)-1-5-1a. Excel 版 HiSIM-RP のリバースプロファイリング用シート(1) ファイル読み込み・計算実行部

チャネルブロファイルバラメータ						
□線形分布	指	定値	デフォルト値		許容範囲	
NSUBCA(最大不純物濃度)	0	[cm ⁻³]	0.00E+00 [cm ⁻³]	-5E+17 <	NSUBCA	[cm ⁻³]
NSUBCB(最小不純物濃度になる深さ)		[m] 🖸	0.00E+00 [m]	0 <=	NSUBCB	[m]
NSUBCC(最大不純物濃度を保つ深さ)		[m] 🖸	0.00E+00 [m]	0 <=	NSUBCC	[m]
NSUBCD(最小不純物濃度)		[cm ⁻³] 🖸	5.00E+17 [cm ⁻³]	0 <	NSUBCD	[cm ⁻³]
NSUBCC NSUBCA NSUBCD $z \le N_c$ $N_c < z < N_c$ NSUBCD $N(z) = N_s + N_D$ $N(z) = N$	$S_{A} + N_{B}$ $N_{A}(1 - \frac{z - N_{C}}{N_{B}}) +$	$N_c + N_s$ N_D $N(z)$	5: N ₂			
z (depth)						
z (depth) ②[Gauss分布 NSUBCA (最大不純物濃度) Pouroo (从本在博應局意)	指 [] []	定值	デフォルト値 0.00E+00 [cm ⁻³]	-5E+17 <	許容範囲 NSUBCA	[cm ⁻³]
z (depth) C Gauss分布 NSUBCA (最大不純物濃度) NSUBCB (分布の標準偏度) NSUBCB (分布の標準偏度) NSUBCB (分布の標準偏度)	「 の」 うい の この この の の の の の の の の の の の の の の の	定值 00E+17 [cm ⁻³] [〕 00E-08 [m] [〕	<mark>デフォルト値</mark> 0.00E+00 [cm ⁻³] 0.00E+00 [m]	-5E+17 < 0 <=	許容範囲 NSUBCA NSUBCB	[cm ⁻³] [m]
z (depth) Causs分布 NSUBCA (最大不純物濃度) NSUBCB (分布の標準偏差) NSUBCC (最小不純物濃度(caる深さ) NSUBCC (最小不純物濃度)	で うし で うし し うし し うし うし し し つ し こ し し つ し し し し し し し し し し し し し	定值 00E+17 [cm ⁻³] [] 00E-08 [m] [] 00E-08 [m] []	デフォルト値 0.00E+00 [cm ⁻³] 0.00E+00 [m] 0.00E+00 [m] 5.00E+17 [cm ⁻³]	-5E+17 < 0 <= 0 <= 0 <	許容範囲 NSUBCA NSUBCB NSUBCC NSUBCD	[cm ⁻³] [m] [cm ⁻³]

Ⅲ-2-I-③-(1)-図 4)-1-5-1b. Excel 版 HiSIM-RP のリバースプロファイリング用シート(2) 深さ方向不純物濃度プロファイルのパラメータ指定部

Halo深さ方向プロファイルバラメータ							
C 線形分布		指定値		デフォルト値		許容範囲	
NSUBPA(最大不純物濃度)		[cm ⁻³]	\odot	0.00E+00 [cm ⁻³]	0 <=	NSUBPA	[cm ⁻³]
NSUBPAS(ソース側最大不純物濃度)	C	[cm ⁻³]	\odot	0.00E+00 [cm ⁻³]	0 <=	NSUBPAS	[cm ⁻³]
NSUBPAD(ドレイン側最大不純物濃度)	C	[cm ⁻³]	©.	0.00E+00 [cm ⁻³]	0 <=	NSUBPAD	[cm ⁻³]
NSUBPB(最小不純物濃度になる深さ)	C	[m]	©.	0.00E+00 [m]	0 <=	NSUBPB	[m]
NSUBPBS(ソース側が最小不純物濃度になる深さ)	C	[m]	C)	0.00E+00 [m]	0 <=	NSUBPBS	[m]
NSUBPBD(ドレイン側が最小不純物濃度になる深さ)	C	[m]	C)	0.00E+00 [m]	0 <=	NSUBPBD	[m]
NSUBPC(最大不純物濃度を保つ深さ)		[m]	\odot	0.00E+00 [m]	0 <=	NSUBPC	[m]
NSUBPCS (ソース側が最大不純物濃度を保つ深さ)	<u> </u>	[m]	<u></u>	0.00E+00 [m]	0 <=	NSUBPCS	[m]
NSUBPCD(ドレイン側が最大不純物濃度を保つ深さ)		[m]	6	0.00E+00 [m]	0 <=	NSUBPCD	[m]
NSUBPD(最小不純物濃度)	C	[cm ⁻³]	\odot	0.00E+00 [cm ⁻³]	0 <=	NSUBPD	[cm ⁻³]
NSUBPDS(ソース側最小不純物濃度)		[cm ⁻³]	\odot	0.00E+00 [cm ⁻³]	0 <=	NSUBPDS	[cm ⁻³]
NSUBPDD(ドレイン側最小不純物濃度)		[cm ⁻³]		0.00E+00 [cm ⁻³]	0 <=	NSUBPDD	[cm ⁻³]
$N(z) = N_A + N_D $ $N(z) = N_A (z)$	N ₈	-j+ N _D N		- * . D			
O Gauss分布		指定値		デフォルト値		許容範囲	
NSUBPA(最大不純物濃度)	O	1.00E+18 [cm ⁻³]	C	0.00E+00 [cm ⁻³]	0 <=	NSUBPA	[cm ⁻³]
NSUBPAS(ソース側最大不純物濃度)	C	[cm ⁻³]	C	1.00E+18 [cm ⁻³]	0 <=	NSUBPAS	[cm ⁻³]
NSUBPAD(ドレイン側最大不純物濃度)	C	[cm ⁻³]	C	1.00E+18 [cm ⁻³]	0 <=	NSUBPAD	[cm ⁻³]
NSUBPB(分布の標準偏差)	C	1.00E-08 [m]	C	0.00E+00 [m]	0 <=	NSUBPB	[m]
NSUBPBS(ソース側の標準偏差)	C	[m]	C.	1.00E-08 [m]	0 <=	NSUBPBS	[m]
NSUBPBD (ドレイン側の標準偏差)		[m]		1.00E-08 [m]	0 <=	NSUBPBD	[m]
NSUBPC (最大不純物濃度になる深さ)	_ <mark>C</mark>	[m]		0.00E+00 [m]	0 <=	NSUBPC	[m]
NSUBPCS (ソース側が最大不純物濃度になる深さ)	_ <mark></mark>	[m]		0.00E+00 [m]	0 <=	NSUBPCS	[m]
NSUBPGS (トレイン側が取入个純物濃度になる深さ)		[m]	Ľ.	0.00E+00 [m]	0 (=	NSUBPUS	[m]
NSUBPD(取小小桃初辰度)		[cm °]		0.00E+00 [cm °]	0 <=	NSUBPD	[cm °]
NSUBPDS(ソース側最小不純物濃度)	<u> </u>	[cm °]	<u>Ľ</u> -	0.00E+00 [cm °]	0 <=	NSUBPDS	[cm °]
NSUBPDD(トレイン側最小不純物濃度)		[cm °]	Ŀ	0.00E+00 [cm °]	0 <=	NSUBPDD	[cm °]
NSUBP NSUBPB(1							

Ⅲ-2-I-③-(1)-図 4)-1-5-1c. Excel 版 HiSIM-RP のリバースプロファイリング用シート(3) Halo 注入の深さ方向不純物濃度プロファイルのパラメータ指定部

指定值 (m) (m) (m) (m) (m) (m) (m) (m)	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	$\overline{r} 2 \pi \mu h \epsilon $ 0.00E+00 [m] 0.00E+00 [m] 0.00E+00 [m] 0.00E+00 [m] 0.00E+00 [m] 0.00E+00 [m] 0.00E+00 [m] 0.00E+00 [m]	許容範囲 0 <= LP 0 <= LPS 0 <= LPS 0 <= LSP 0 <= LSP 0 <= LSP 0 <= LSP 0 <= LSPS 0 <= LSPS	[m] [m] [m] [m] [m]
「四」 「四」 「四」 「四」 「四」 「四」 「四」 「四」 「四」 「四」	C C C C C C C C C C C C C C C C C C C	$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	0 <= LP 0 <= LPS 0 <= LPD 0 <= LSP 0 <= LSPS 0 <= LSPD	[m] [m] [m] [m] [m]
[m] [m] [m] [m] [m] [m] $r_{\mu}(t) = 0 \dots (x \pm L_{\mu} - t_{\mu} - x)$ $r_{\mu}(t) = 1 - \frac{L_{\mu} - 1_{\mu} - x}{S_{\mu}}$ $r_{\mu}(t) = 1 \dots (L_{\mu} - t_{\mu} \le t)$ Hazia	0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	0.00E+00 [m] 0.00E+00 [m] 0.00E+00 [m] 0.00E+00 [m] 0.00E+00 [m] $-l_{\mu} - s_{\mu} < x < L_{af} - l_{\mu}$	0 <= LPS 0 <= LPD 0 <= LSP 0 <= LSPS 0 <= LSPS 0 <= LSPD	[m] [m] [m] [m] [m]
[m] [m] [m] [m] [m] [m] $r_{\mu}(x) = 0$ ($x \le L_{ar} - I_{\mu} = x$ $r_{\mu}(x) = 1 - \frac{L_{ar} - I_{\mu} = x}{S_{\mu}}$ $r_{\mu}(x) = 1(L_{ar} - I_{\mu} \le x)$ 指定値 [m]	∑ ⊙ (L _{eff} - x)	0.00E+00 [m] 0.00E+00 [m] 0.00E+00 [m] 0.00E+00 [m] 0.00E+00 [m] $-l_{\mu} - s_{\mu} < x < L_{ef} - l_{\mu}$	U <= LPU 0 <= LSP 0 <= LSPS 0 <= LSPD	[m] [m] [m]
(m) (m) (m) (m) (m) (m) (m) (m)	∑ (L _{ef} + x)	0.00E+00 [m] 0.00E+00 [m] 0.00E+00 [m] $-l_{\mu i} - S_{\mu i} < x < L_{a i} - l_{\mu i}$	U <= LSP 0 <= LSPS 0 <= LSPD	[m] [m]
(m) (m) $r_{\mu}(x) = 0(x \le L_{q^{\mu}} - l_{\mu})$ $r_{\mu}(x) = 1 - \frac{L_{q^{\mu}} - l_{\mu}}{S_{\mu^{\mu}}}$ $r_{\mu}(x) = 1(L_{q^{\mu}} - l_{\mu^{\mu}} \le x)$ 指定値 [m]	(L _{ef} - S _{pt})	0.00E+00 [m] 0.00E+00 [m] $-l_{\mu l} - S_{\mu l} < x < L_{al} - l_{\mu l}$	u <- Lors 0 <= LSPD	[m]
$r_{\mu i}(x) = 0$ $(x \le L_{\mu i} - l_{\mu})$ $r_{\mu i}(x) = 1 - \frac{L_{\mu i} - l_{\mu i} - 1}{S_{\mu i}}$ $r_{\mu i}(x) = 1$ $(L_{\mu i} - l_{\mu i} \le x)$ 指定値 [m]	μ - S _μ , (L _{ef} - x)	$= -S_{\mu l} - S_{\mu l} < x < L_{al} - I_{\mu l}$		[III]
$r_{\mu e}(x) = 0 \dots (x \le L_{eq} - l_{\mu}$ $r_{\mu i}(x) = 1 - \frac{L_{eq} - l_{\mu i} - x}{S_{\mu i}}$ $r_{\mu i}(x) = 1 \dots (L_{eq} - l_{\mu i} \le)$ 指定値 [m]	μ = S _μ , (L _{ef} - x)	$= I_{pi} - S_{pi} < x < L_{of} - I_{pi}$		
指定值 [m]				
指定值 [m]		デフォルト値		
[m]		ノノオルト旭	許容範囲	
	©	0.00E+00 [m]	0 <= LP	[m]
[m]	<u> </u>	0.00E+00 [m]	0 <= LPS	[m]
[m]	0	0.00E+00 [m]	0 <= LPD	[m]
		0.00E+00 [m]		[m]
[m]	<u> </u>	0.00E+00 [m]		[m]
[m]	<u>.</u>	0.00E+00 [m]	U <= LSPD	լայ
(-2) $r_{pl}(x) = 1 \dots (L_{ef} - l_{pl})$	s_{μ} $a \leq x$)	5)		
指定値		デフォルト値	許容範囲	
[m]	0	3.00E-09 [m]	0 < TOX	[m]
[m]	0	0.00E+00 [m]	0 <= XLD	[m]
[m]	0	0.00E+00 [m]	0 <= XLDS	[m]
[m]	0	0.00E+00 [m]	0 <= XLDD	[m]
[m]	0	0.00E+00 [m]	0 <= XJ	[m]
[m]	0	0.00E+00 [m]	0 <= XJS	[m]
[m]	<u></u>	0.00E+00 [m]	0 <= XJD	[m]
[m]	<u>–</u>	0.00E+00 [m] 1 [比索]		[m]
[比平]	<u>–</u>	1 [比牢]		[比平]
[比平]	ř.	1 [比本]		[比本]
[比率]	ē.	1 [比率]	0 < NSUBPWSTIS <= 1	[比率]
[比率]	0	1 [比率]	0 < NSUBPWSTID <= 1	[比率]
[V]	©	0 [V]	0 <= DELVFB	[V]
[cm ⁻³]	ē.	1.00E+20 [cm ⁻³]	0 < NGATE	[cm ⁻³]
[cm ⁻³]	©	1.00E+20 [cm ⁻³]	0 < NSD	[cm ⁻³]
[cm ⁻³]	õ	1.00E+20 [cm ⁻³]	0 < NSOURCE	[cm ⁻³]
[cm ⁻³]	0	1.00E+20 [cm ⁻³]	0 < NDRAIN	[cm ⁻³]
指定値		デフォルト値	許容範囲	
[A]	0	1.00E-07 [A]	0 < Ivth	[A]
	[m] [m] [m] [m] [m] [m] $r_{\mu}(x) = \exp\left(-\frac{1}{2}\int_{-2}^{L_{\mu}} (x_{\mu} - t_{\mu}) x_{\mu}(x_{\mu}) + 1 - (L_{\mu} - t_{\mu}) $	m C m C m C m C $r_{\mu}(s) = exp\left(-\frac{1}{2}\left(\frac{L_{\mu}-l_{\mu}}{S_{\mu}}\right)^{2}\right)$ $r_{\mu}(s) = 1 \dots (L_{\sigma}-l_{\mu} \le s)$ HZ@ m C m C m C m C m C m C m C m C m C m C m C m C m C m C m C m C m C m C m C (E±#) C (E±#) C (cm ³) C	Im C 0.00E+00 Im Im C 0.00E+00 Im Im C 0.00E+00 Im Im C 0.00E+00 Im Im C 0.00E+00 Im $r_{\mu}(x) = \exp\left(-\frac{1}{2}\left(\frac{L_{\mu}}{S_{\mu}}-I_{\mu}\right)^{2}\right)$ ($x < L_{\mu} - I_{\mu}$) $r_{\mu}(x) = 1 \dots (L_{\mu} - I_{\mu} \le x)$ ($x < L_{\mu} - I_{\mu}$) Im C 0.00E+00 Im Im C 1 It It It It It It It It Im C 1 It<	m C 0.00E+00 m 0 <= LPD m C 0.00E+00 m 0 <=

Ⅲ-2-I-③-(1)-図 4)-1-5-1d. Excel 版 HiSIM-RP のリバースプロファイリング用シート(4) Halo 注入の横方向不純物濃度プロファイルのパラメータ指定部



Ⅲ-2-I-③-(1)-図 4)-1-5-2. Excel 版 HiSIM-RP のリバースプロファイリング用の グラフの例(1) Vth-Vbs 特性



Ⅲ-2-I-③-(1)-図 4)-1-5-3. Excel 版 HiSIM-RP のリバースプロファイリング用の グラフの例(2) Cgg-Vg 特性



Ⅲ-2-I-③-(1)-図 4)-1-5-4. Excel 版 HiSIM-RP のリバースプロファイリング用の グラフの例(3) Vth-L-Vbs 特性



Ⅲ-2-I-③-(1)-図 4)-1-5-5. Excel 版 HiSIM-RP のリバースプロファイリング用の グラフの例(4) チャネル不純物濃度プロファイル

Ⅲ-2-I-③-(1)-図 4)-1-5-6a~6b は、I-V 計算用のシートである。このシートでは、Id-Vg 特性 や Id-Vd 特性などの測定データと HiSIM-RP の計算結果を比較することが可能である。

以下に、このシートの使用方法を説明する。まず、I-V 特性の測定データ所定のフォーマットで用 意して読み込む(6a-1)。次に、計算結果を格納するファイルを指定する(6a-2)。次に、ソース・ドレイン 寄生抵抗(Rsd)やキャリア飽和速度などのパラメータの値を入力する(Ⅲ-2-I-③-(1)-図 4)-1-5-6b)。 その後、HiSIM-RP を実行してその計算結果を測定データと比較する(6a-4)。グラフの例を Ⅲ-2-I-③-(1)-図 4)-1-5-7~8 に示した。Ⅲ-2-I-③-(1)-図 4)-1-5-7 は Id-Vd 特性の比較図、Ⅲ-2-I -③-(1)-図 4)-1-5-8 は Id-Vg 特性の比較図である。また、任意のチャネル長やチャネル幅、バイア ス条件での HiSIM-RP の計算を行い、その結果をグラフに表示することも可能となっている(6a-5)。

pyrights © Selete 2. HiSIM-RPによる	SI-V計算						
ここで設定した寄生抵	抗値や移動度モデノ が可能です。	レ、速度飽和モデルの値は、後のに	なっき計算に引き	継がれます。			
モデルパラメータ初期値	1122		実行ボタン		結果		
初期モデルパラメー	タシートの読み込み		実行		Done!		
刃期モデルパラメータB	ook名					選択	
初期モデルパラメー	タシート名		初期モデル	パラメータ			
†算実行			実行ボタン		結果		C
①I-V特性の計算			実行	▲			—— ba-
②I-V特性のグラフ排	「「」		実行	4			
└ Y軸 線形プロ·	ット						6 .
<mark> </mark> Y軸 Logブロッ	<u>۲</u>						— 0a
→質結用枚納田₽。。」々	,						
Anth The Anth And Anth Anth Anth Anth Anth Anth Anth Anth	2		id			」「透沢 ∢	<u> </u>
1 V19 1118 100 00001	2		iu iu		1		- 6a-
†算モード							
比較特性データのT	・サイズとバイアス多	6件、温度に合わせて計算する					
比較特性データ日	look名					選択 ▼	
I-V特性データ	Sheet名		id				<u> </u>
」指定したTr.サイスと		1する	_				ou
w	1.00E-05 [m]	+					
SA	[m]						
SB	[m]						C
NF	[本]						— ba-
	start	stop num (LIN)	Sweep				
Vds Vgs			1				
Vbs			2				

Ⅲ-2-I-③-(1)-図 4)-1-5-a. Excel 版 HiSIM-RP の I-V 計算用シート(1) ファイル読み込み・計算実行部

環境バラメータ		指定值			デフォ	ルト値		_	許容範囲	
T (温度)	D.		[°C]		26.85	[°C]	-273.15	<	T	[°C]
		•							,	
寄生抵抗バラメータ		指定値			デフォ	ルト値			許容範囲	
RSD (ソース・ドレイン寄生抵抗@W=1um)			[Ωm]	C	0	[Ωm]	0	<=	RSD	[Ωm]
RS(ソース側寄生抵抗)			[Ωm]	Ū.	0	[Ωm]	0	<=	RS	[Ωm]
RD(ドレイン側寄生抵抗)			[Ωm]	Ċ.	0	[Ωm]	0	<=	RD	[Ωm]
移動度モデルパラメータ		指定值			デフォ.	ルト値			許容範囲	
					nMOS	pMOS				
MUELTO(バルク移動度のフリファクター)			[cm ² /Vs]	\odot	1417 [cm ² /Vs]	470.5 [cm ² /Vs]	0	_<	MUELT0	[cm ² /Vs]
MUELTT(バルク移動度の温度依存性)				$\overline{\mathbf{O}}$	2.25	2.2	0	<	MUELTT	
MUECBO(クーロン散乱移動度の下限値)			[cm ² /Vs]	E.	120 [cm ² /Vs]	79.2 [cm ² /Vs]	0	<	MUECB0	[cm ² /Vs]
MUECB1(クーロン散乱移動度のスクリーニング成分)			[cm ² /Vs]	Ū.	40.5 [cm ² /Vs]	26.7 [cm ² /Vs]	0	<	MUECB1	[cm ² /Vs]
MUEPHO(フォノン散乱移動度の垂直電界依存性)				$\overline{\mathbf{O}}$	0.333	0.5	0	<	MUEPH0	
MUEPH1(フォノン散乱移動度のプリファクター)			[cm ² /Vs(V/cm) ^{MLEPs}	•]	66666.6667 [cm²/Vs(V/cm) ^{MSPH}	93457.9439 [cm ² /Vs(V/cm) ^{MAEPHE}	0 1	<	MUEPH1	[cm ² /Vs(V/cm) ^{MJEPH0}]
MUETMP(フォノン散乱移動度の温度依存性)				Ō	2	0.85	0	<	MUETMP	
MUESRO (表面散乱移動度の垂直電界依存性)				E.	2	1.5	0	<	MUESR0	
MUESR1(表面散乱移動度のプリファクター)			[cm ² /Vs(V/cm) ^{MLEPs}	°] 🖸	6.25E+14 [cm ² /Vs(V/cm) ^{MEPH}	1.7794E+11 [cm ² /Vs(V/cm) ^{M.EPHE}	0	<	MUESR1	[cm ² /Vs(V/cm) ^{MuEP+6}]
MUESTI1 (移動度のSTIストレス依存性が効き始める拡散層長)			[m]	ē.	0 [m]	0 [m]	0	<=	MUESTI1	[m]
MUESTI2 (移動度のSTIストレス依存性のプリファクター)				Ē.	0	0	0	<=	MUESTI2	
MUESTI3 (移動度のSTIストレス依存性の拡散層長依存性指数)				Ē.	1	1	0	<	MUESTI3	
SAREF(STIストレスの基準とするSA長)			[m]	0	1.00E-06 [m]	1.00E-06 [m]	0	<	SAREF	[m]
SBREF(STIストレスの基準とするSB長)	- C		[m]	Ū.	1.00E-06 [m]	1.00E-06 [m]	0	<	SBREF	[m]
速度飽和モデルパラメータ										
Coursesur-Thomasモデル。		长宁庙			デフォ	ルト値			批次節田	
Coughey Montas E 770		旧た吧			nMOS	pMOS				
BB(水平方向電界依存性)				ē.	2	1	0	<	BB	
VMAX(飽和速度のプリファクター)			[cm/s]	Ō	2.40E+07 [cm/s]	2.40E+07 [cm/s]	0	<	VMAX	[cm/s]
VTMP(飽和速度の温度依存性)				\odot	0.8	0.8	0	<	VTMP	
ca Ch		化中体			デフォ	ルト値			動家範囲	
Sharletter -) //		相比恒			nMOS	pMOS		1 1	市て台車に図り	
BB(水平方向電界依存性)				Ū.	2	2	0	<	BB	
VMAX(飽和速度のプリファクター)			[cm/s]	C.	2.40E+07 [cm/s]	2.40E+07 [cm/s]	0	<	VMAX	[cm/s]
VMAXC(音響フォノンの速度)			[cm/s]	Ē.	4.90E+06 [cm/s]	2.93E+06 [cm/s]	0	<	VMAXC	[cm/s]
VMAXG (v-E特性の曲率因子)				Ū.	8.8	1.6	0	<	VMAXG	
VTMP(飽和速度の温度依存性)				Ē.	0.8	0.8	0	<	VTMP	

Ⅲ-2-I-③-(1)-図 4)-1-5-6b. Excel 版 HiSIM-RP の I-V 計算用シート(2) モデルパラメータ指定部



Ⅲ-2-I-③-(1)-図 4)-1-5-7. Excel 版 HiSIM-RP の I-V 計算結果の グラフの例(1) Id-Vd 特性



Ⅲ-2-I-③-(1)-図 4)-1-5-8. Excel 版 HiSIM-RP の I-V 計算結果の グラフの例(2) Id-Vg 特性

Ⅲ-2-I-③-(1)-図 4)-1-5-9a~9b は、ばらつき計算用のシートである。このシートでは、Vth や Idsat のばらつきの測定データと HiSIM-RP の計算結果を Pelgrom プロットや Takeuchi プロット、 Ids-Vth 相関図などのグラフで比較することが可能である。

以下に、このシートの使用方法を説明する。まず、Vth や Ids のばらつきの測定データを所定のフ オーマットで用意して読み込む(9a-1)。次に、必要ならプロセスばらつきのばらつき幅の値を入力する (9a-2)。その後、HiSIM-RP を実行して(9a-3)、その結果を測定データとグラフ表示して比較する (9a-4)。また、任意のチャネル長やチャネル幅、バイアス条件(9a-5)での HiSIM-RP のばらつき計算 を行い、その結果を Pelgrom プロットなどのグラフに表示することも可能となっている(6a-5)。グラフの 例を III-2-I-③-(1)-図 4)-1-5-10~12 に示した。III-2-I-③-(1)-図 4)-1-5-10 は Pelgrom プロ ット、III-2-I-③-(1)-図 4)-1-5-11 は Takeuchi プロット、III-2-I-③-(1)-図 4)-1-5-12 は Ids-Vth 相関図である。



Ⅲ-2-I-③-(1)-図 4)-1-5-9a. Excel 版 HiSIM-RP のばらつき計算用シート(1) ファイル読み込み・計算実行部

ſ	環境バラメータ		指定値			デフォル	~ト値			許容範囲		
	T (温度)			[°C]	C	26.85	[°C]	-273.15	<	Т		[°C]
	ランダムばらつき量の指定		指定値		Ι.	テフォル	小個			許容範囲		
	MONITEFACTOR (不純物濃度げ) つき号。の垂教)	2			100	1 0	1.25	0	_	MONTEFACTOR		
-	MONTEFACTOR (小純初辰度はらうさ重への米奴) SIGMAL (ゲート長げにつき景(1ヶ)@/W(1um))	H		[]	H	1.0	1.30	0	~-	SIGMAL		[]
ł	\square SIGMAL $(\mathcal{F} - ke(\mathcal{F}_{c}) = \mathbb{E}(1, \sigma) \otimes \mathcal{F}(1, \sigma) \otimes \mathcal{F}(1, \sigma))$	H -		[m]		0		0	~-	SIGNAL		[]
ł		H -		[m]		0	[m]	0	~-	SIGNATON		[]
ł	SIGMATOX (ソード酸化族学はらうさ(TO)@v LW(Turn))	H -		[m]		0	[]	0	~-	SIGMATUA		[m]
- H	SIGMAXLD(() - 7, K), A) $BCMAXLD(() - 7, K), A)$ $BCMAXLD(() - 7, K), A)$ $BCMAXLD(() - 7, K), A)$	H		[m]		0	Lun	0	~	SIGWAALD		[]
- H		H		[m]	-	0	[m]	0	~	SIGMARC		
- H		<u>H</u>		[<u>12</u> m]	4	0	[S2m]	0	<-	SIGMARSD	- 1	
L	SIGMAMUE (キャリア移動度はらつさ(1σ)@√ LW(1um ⁻))			[��半]		U	[��半]	0	<=	SIGMAMUE	.= [【��半】
			+8 co /#									
- L	クローハルはらつき重の指定	-	11.10	511 - t- 3		ナノオル	/ト1世			計谷郫囲		
_	SIGMAGNSUBC (ナヤネルイ純物濃度はらつざ重(1σ))			[比率]	\mathbf{C}	0	[比率]	0	<=	SIGMAGNSUBC <	= 1	[比率]
L	SIGMAGNSUBP (Halo不純物濃度はらつき量(1σ))			[比率]	\mathbf{C}	0	[比率]	0	<=	SIGMAGNSUBP <	= 1	[比率]
	SIGMAGL(ゲート長ばらつき量(1σ))			[m]	\sim	0	[m]	0	<=	SIGMAGL		[m]
- [SIGMAGW(ゲート幅ばらつき量(1σ))			[m]	\sim	0	[m]	0	<=	SIGMAGW		[m]
- 1	_ SIGMAGTOX(ゲート酸化膜厚ばらつき(1σ))			[m]	C	0	[m]	0	<=	SIGMAGTOX		[m]
ľ	SIGMAGXLD(オーバーラップ長ばらつき(1σ))	C		[m]	\sim	0	[m]	0	<=	SIGMAGXLD		[m]
ľ	SIGMAGXJ(ソース・ドレイン接合深さばらつき(1σ))	0		[m]	\sim	0	[m]	0	<=	SIGMAGXJ		[m]
ľ	SIGMAGRSD (ソース・ドレイン寄生抵抗ばらつき(1σ))			[Ωm]	C	0	[Ωm]	0	<=	SIGMAGRSD		[Ωm]

Ⅲ-2-I-③-(1)-図 4)-1-5-9b. Excel 版 HiSIM-RP のばらつき計算用シート(2) ばらつきパラメータの指定部



Ⅲ-2-I-③-(1)-図 4)-1-5-10. Excel 版 HiSIM-RP のばらつき計算の グラフの例(1) Vth ばらつきの Pelgrom プロット



Ⅲ-2-I-③-(1)-図 4)-1-5-11. Excel 版 HiSIM-RP のばらつき計算の グラフの例(2) Vth ばらつきの Takeuchi プロット



Ⅲ-2-I-③-(1)-図 4)-1-5-12. Excel 版 HiSIM-RP のばらつき計算の グラフの例(3) Ids-Vth 相関図

以上で説明したアプリケーション Excel 版 HiSIM-RP を使用することで、開発目的である、小変更プロセスに対する高速なばらつき予測を可能にすると共に、更にばらつき成分の分離や統計 SPICE モデル作成のための基礎情報を提供する手段を提供することが可能となった。

参考文献

[Ⅲ-2-I-③-(1)-文献 4)-1-1] H. Sakamoto, et al., "A Surface Potential Model for Bulk MOSFET which Accurately Reflects Channel Doping Profile Expelling Fitting Parameters," to be presented at SISPAD, Hakone, September 2008.

[III-2-I-③-(1)-文献 4)-1-2] H. Sakamoto, et al., "A Discrete Surface Potential Model which Accurately Reflects Channel Doping Profile and its Application to Ultra-Fast Analysis of Random Dopant Fluctuation", SISPAD 2009, pp. 95-98, 2009.

[Ⅲ-2-I-③-(1)-文献 4)-1-3] M. Miura-Mattausch et al., "HiSIM2:Advanced MOSFET Model Valid for RF Circuit Simulation," IEEE Trans. Electron Devices, Vol.53, No.9, pp.1994-2007, 2006.

[Ⅲ-2- I-③-(1)-文献 4)-1-4] H. Shin, et. al, "A New Approach to Verify and Derive a Transverse-Field-Dependent Mobility Model for Electrons in MOS Inversion Layers", IEEE Trans. on Electron Devices, vol.36, pp.1117-1124, 1989.

[Ⅲ-2-I-③-(1)-文献 4)-1-5] D. L. Scharfetter, et. al, "Large-signal analysis of a silicon read diode oscillator", IEEE Trans. on Electron Devices, ED-16, No.1, pp.64-77, 1969.

[Ⅲ-2-I-③-(1)-文献 4)-1-6] International Technology Roadmap for Semiconductors, 2007 Edition, Process Integration, Devices, and Structures,

http://www.itrs.net/Links/2007ITRS/2007_Chapters/2007_PIDS.pdf

4)-2 ストレス起因のレイアウトパターン依存性モデル

4)-2-1 開発の目的

プロセステクノロジーの微細化が進むにつれ、トランジスタは周囲からのストレスの影響を強く受ける ようになり、結果として、L,Wが同じトランジスタであっても、トランジスタ自身の拡散層形状や、周囲の 拡散層やフィールド領域の配置状態によって電気特性が変動する。トランジスタ自身の拡散層形状に 依存した電気特性変動は既に BSIM4 等のコンパクトトランジスタモデルで表現されているものの、トラ ンジスタ周囲のレイアウトによる特性変動は、十分なモデル化がなされていない。

本開発は、実デバイスとTCADを用いてレイアウトパターンに依存するストレス解析を行い、レイアウトパターンに依存したトランジスタ電気特性のストレスによる変動を予測するためのコンパクトモデルを開発する。本開発では、このモデリングにより、ストレス起因のレイアウトパターン依存性を抑制するためのプロセス条件やデバイス構造に関する開発指針を得ることを目的としている。また、本開発の成果を回路技術との境界領域における耐ばらつき基盤技術として展開し、ストレス起因のレイアウトパターン依存性に関する情報を汎用 LVS(Layout Versus Schematic)/LPE(Layout Parameter Extraction)ツール等を介して回路技術側に受け渡すための道筋をつけることも視野に入れている。

この目的を実現するために、既にMIRAIプロジェクト第三期前半において、コンパクトストレスモデルの基本形の開発を実施している。このコンパクトストレスモデルの基本形は、単純な矩形からなる任意のトランジスタレイアウトに対して、ストレス起因のトランジスタの電気特性のレイアウトパターン依存性を、 *Ion*変動に関しては±5%、*Vth*変動に関しては±15mVの精度で表現可能であるという特長を有している。 また、この基本コンパクトストレスモデルは既に汎用 LVS/LPE ツールへ実装されている。

これらの成果を踏まえ、MIRAI プロジェクト第三期後半では、単純な矩形だけでなく、より複雑なレイ アウト形状が取り扱えるように、コンパクトストレスモデルの基本的なフレームを改良すると共に、より微 細なプロセスに対する精度検証を行なうことを、主たる開発内容とする。最終的な成果目標としては、 実際の LSI に現れる複雑なレイアウト図形に対しても、ストレス起因のトランジスタの電気特性のレイア ウトパターン依存性を、*I_{on}*の精度±5%、*V_{th}*の精度±20mV で予測可能であることを実証すること、とし た。

4)-2-2 基本コンパクトストレスモデル

MIRAI プロジェクト第三期前半で開発したコンパクトストレスモデルの基本的な考え方を、Ⅲ-2-I-③-(1)-図 4)-2-2-1 に示す。均一領域からなる 2 次元平面レイアウト上に線状のストレス源があると仮 定すると、そのレイアウトと垂直な断面内では、ストレスと静電界の"ごく大雑把な"アナロジーによって、 線状のストレス源からの距離に反比例したストレスが発生することが期待される。しかし、実際の LSI の レイアウトでは、ストレス源が分布していたり、材質が不均一であったりするため、基本コンパクトストレス モデルでは、距離に対する単なる反比例ではなく、より一般的な双曲線関数を基本関数形として使用 する。

Ⅲ-2-I-③-(1)-図 4)-2-2-2 に、基本コンパクトストレスモデルのモデル式を示す。隣接拡散層間 距離依存性が、自分自身の拡散層の長さで変調される現象を表現するために、基本関数形を入れ子 にする。隣接拡散層として考慮するのは最近接の拡散層のみで、第二近接以降は無視する。また、応 力を L 方向、W 方向、垂直方向に分離し、 I_{on} , V_{th} の変動量はそれらの応力成分に感度係数を乗じて 評価する[Ⅲ-2-I-③-(1)-文献 4)-2-1]。 I_{on} に対する感度係数にはピエゾ抵抗係数を使用する。



Ⅲ-2-Ⅰ-③-(1)-図 4)-2-2-1 コンパクトストレスモデルの基本的な考え方



Ⅲ-2-Ⅰ-③-(1)-図 4)-2-2-2 基本コンパクトストレスモデルのモデル式の概要

この基本コンパクトストレスモデルを hp90nm(65nm ノード)プロセスに適用してレイアウトパターン依存性の再現精度を検証したのがⅢ-2-I-③-(1)-図 4)-2-2-3 である。トランジスタ自身の拡散層幅(*LOD*)や、チャネル長方向の隣接拡散層間距離(*PDX*)が短くなると、ストレスによって *I*on が変動する様子が精度良く表現されている。また、W方向の隣接拡散層間距離(*PDY*)依存性に関しても、*PDY*が短くなると *I*on が一旦増加して減少するという非単調性が精度良く再現されている[Ⅲ-2-I-③-(1)-文献 4)-2-1]。



Ⅲ-2-I-③-(1)-図 4)-2-2-3 hp90nm(65nm ノード)プロセスによる基本コンパクトストレスモデルの 精度検証結果. (a)nMOS *I*on変動量の拡散層幅(*LOD*)依存性. (b)nMOS *I*on変動量の横方向 隣接拡散層間距離(*PDX*)依存性. (c)nMOS *I*on変動量の縦方向隣接拡散層間距離(*PDY*)依 存性. (d)pMOS *I*on変動量の拡散層幅(*LOD*)依存性. (e)pMOS *I*on変動量の横方向隣接拡散 層間距離(*PDX*)依存性. (f)pMOS *I*on変動量の縦方向隣接拡散層間距離(*PDY*)依存性.

4)-2-3 複雑なレイアウトパターンに対する一般化されたコンパクトストレスモデル

実際のレイアウトパターンはIII-2-I-③-(1)-4)-2-2で扱った様な単純矩形ではなく、より複雑な形 状が多数使用されている。III-2-I-③-(1)-図 4)-2-3-1 は、基本コンパクトストレスモデルをより一般 的で複雑なレイアウトパターンに対応させる手法の概要を説明したものである。基本的な考え方は、同 図の左側にあるように、まず、①隣接拡散層も含めたレイアウト図形の頂点でトランジスタのチャネル内 部をスライスし、次に、②各スライスの上下左右の図形を垂直投影してストレスを計算する。最後に、③ 得られたストレスをチャネル内に占める面積で重み付けして足し合わせる、というものである。^{[II-2-1-③} -^{(1)-4)-2-2]} これら①~③の処理は、通常の物質はポアソン比が 0.3 以下と小さく、ストレス源からの主軸 方向のストレスが支配的である、という事実に基づいたものである。但し、より微細化されたプロセスで *L* が短い場合には *W* 方向の隣接拡散層を垂直投影すると精度が落ちるため、III-2-I-③-(1)-図 4)-2-3-1 の右側にある様に、一旦投影する範囲を広げてから応力を計算するように処理を変更する [III-2-I-③-(1)-文献 4)-2-2]。



Ⅲ-2- I-③-(1)-図 4)-2-3-1 複雑なレイアウト図形に対するコンパクトストレスモデルの処理

この様に一般化されたコンパクトモデルの精度を、複雑なレイアウトに現れる特徴的なパターン群を 用いて検証した結果がⅢ-2-Ⅰ-③-(1)-図 4)-2-3-2 である。測定値は hp78m(55nm ノード)プロセス によるものであり、一般化されたコンパクトストレスモデルは測定値を高精度で再現していることがわか る。同図(a)は、横方向隣接拡散層の縦方向オフセット依存性を示したものであり、オフセットが 0 の場 合は基本コンパクトストレスモデルでの扱いと等価になり、オフセットが Wを越えると横方向隣接拡散 層が存在しない場合と等価になる。一般化されたコンパクトストレスモデルによる計算値は、垂直投影 処理を反映して、この両方の間を線形補間した結果となっているが、測定値も同様の結果を示してい る。同図(b)は、縦方向隣接拡散層の横方向オフセット依存性を示したものであり、図中の B, C は単純 な垂直投影を想定した場合で、赤の破線が、Ⅲ-2-Ⅰ-③-(1)-図 4)-2-3-1 の右側に示した演算の改 良を施したモデルである。この場合は、比較に適当な測定値が存在しないため、演算の改良効果は 判断出来ないが、同図(c)に示す縦方向隣接拡散層の拡散層幅依存性を見ると、A での演算の改良 効果は明白である。同図(d)は、垂直投影されない隣接拡散層の距離依存性を示したものであり、距 離を変えても Ion が変動しないことから、垂直投影が妥当な処理であることがわかる。最後に同図(e) は、凹字型拡散層の底部の厚みに対する依存性を示したものであり、厚み 0 の場合は横方向隣接拡 散層が存在するトランジスタに対する基本コンパクトストレスモデルでの扱いになり、厚みが W に達す ると自己拡散層幅(LOD)の大きい、隣接拡散層の存在しないトランジスタとなる。一般化されたコンパ クトストレスモデルによる計算値は、やはり垂直投影処理を反映して、厚み0から Wの間を線形補間し た結果となっているが、実測値も同様の振る舞いをしており、モデルの処理が妥当であることがわか る。



Ⅲ-2-I-③-(1)-図4)-2-3-2 hp78nm(55nmノード)プロセスによる複雑なレイアウトパターンに対す る一般化されたコンパクトストレスモデルの精度検証結果. (a)横方向隣接拡散層の縦方向オフ セット依存性. (b)縦方向隣接拡散層の横方向オフセット依存性. (c)縦方向隣接拡散層の拡散 層幅依存性. (d)垂直投影されない隣接拡散層の距離依存性. (e)凹字型拡散層底辺厚み依存 性.

Ⅲ-2-I-③-(1)-図 4)-2-3-3 は、hp78nm (55nm ノード)プロセスにおいて、Ⅲ-2-I-③-(1)-図 4)-2-2-2 ならびにⅢ-2-I-③-(1)-図 4)-2-3-2 で示したレイアウトパターンを含む様々なレイアウトパタ ーンに対して、一般化されたコンパクトストレスモデルを用いた電気特性変動量の計算結果と TEG に よる電気特性変動量の測定結果を比較した結果である。一般化されたコンパクトストレスモデルの計 算結果は、全て測定値に対して目標精度である V_{th}誤差±20mV、I_{on}誤差±5%を満たしていることがわ かる。


Ⅲ-2-I-③-(1)-図 4)-2-3-3 様々なレイアウトパターンに対する一般化されたコンパクトストレスモデルの計算結果とTEG測定結果の比較.各グラフの中の1個の点が、1種類のレイアウトパターンに対応している.グラフ中の斜線で挟まれた領域が、目標とした精度範囲(Vth 誤差±20mV、Ion 誤差±5%)を表す. (a)nMOSの Ion変動量. (b)nMOSの Vth変動量. (c)pMOSの Ion変動量.
(d)pMOSの Vth変動量.

4)-2-4 プロセス条件変動に対するスケーラビリティ検証

今回開発したコンパクトストレスモデルは、トランジスタ電気特性のレイアウトパターン依存性を評価 する TEG を試作して、その測定結果からモデルパラメータを抽出することを前提としている。しかし、 プロセス条件を変更する度にレイアウトパターン依存性評価 TEG を試作してパラメータ抽出を行なう のは費用と手間がかかるため、ある程度プロセス条件が変動しても抽出したモデルパラメータがそのま ま使えるスケーラビリティの高いモデルであることが望ましい。

このプロセス条件変動に対して、電気特性変動のレイアウトパターン依存性がどの様な振る舞いを するかを hp56nm(40nm ノード)プロセスを用いて調べた結果が、III-2-I-③-(1)-図 4)-2-4-1 であ る。プロセス条件水準としては次の二つを用意した。一つは、後にIII-2-I-③-(1)-4)-2-6 で述べる様 に、ストレスに依存して S/D-extension の横方向拡散が変化し、実効チャネル長が変化することが V_{th} 変動の要因の一つであることから、S/D-extension のヒ素注入ドーズ量を 1/10 にして実効チャネル長 を長くした水準である。もう一つは、MIRAI 第3期前半での解析により、STI 埋設後の I/O ゲート酸化 による体積膨張が主たるストレス源であることが判明しているため、I/O ゲート酸化膜の酸化時間を長く してストレスを増した水準である。III-2-I-③-(1)-図 4)-2-4-1 の(a)はプロセス条件水準により、 I_{on} と V_{th} がリファレンス水準からどの程度変化したかを示している。S/D-extension の注入ドーズ量を 1/10 にして実効チャネル長を長くした水準は、予想通りに V_{th} が上昇し、 I_{on} が低下している。一方 I/O ゲー ト酸化時間を長くした水準は、本来ならばストレスの増加に伴って V_{th} が上昇し、 I_{on} が低下するはずで あるが、実験結果はそれとは反対の結果を示している。これは、I/O ゲート酸化の長時間化によって B が酸化膜中へ偏析する効果が、ストレスが増大する効果を上回ったためであると思われる。同図(b), (c)は、それぞれリファレンスパターンからの変動量で規格化した *Ion*変動量の横方向隣接拡散層間距 離(*PDX*)依存性と縦方向隣接拡散層間距離(*PDY*)依存性である。これらのグラフから、プロセス条 件によって *Ionや Vth*の絶対値は変動しても、リファレンスパターンからの変動量で規格化した *Ion*変動 量は、ほぼ同一のレイアウトパターン依存性を示すことがわかる。このことは、今回開発したコンパクトス トレスモデルに、ある程度のプロセススケーラビリティを期待出来ることを意味しており、微小変更プロ セスであれば、既存のコンパクトストレスモデルパラメータを継続して使用することが出来る。



Ⅲ-2-I-③-(1)-図 4)-2-4-1 プロセス条件を変化させた場合の電気特性変動のレイアウトパターン 依存性の振る舞い. (a)nMOS の *I*on変動量と *V*th変動量の絶対値の相関分布. (b)リファレンス パターンからの変動量で規格化した nMOS の *I*on変動量の横方向隣接拡散層間距離(*PDX*) 依 存性. (c)リファレンスパターンからの変動量で規格化した nMOS の *I*on 変動量の縦方向隣接拡 散層間距離(*PDY*) 依存性.

4)-2-5 他のコンパクトストレスモデルに対する優位性

これ迄に発表された他のコンパクトストレスモデルの文献を、[III-2-I-③-(1)-文献 4)-2-3]~[III -2-I-③-(1)-文献 4)-2-9]に示す。この内、[III-2-I-③-(1)-文献 4)-2-3]~[III-2-I-③-(1)-文献 4)-2-7]のモデルは隣接拡散層の影響を全く考慮しておらず、自分自身の拡散層の形状のみを問題 としているため、III-2-I-③-(1)-図 4)-2-2-3の(b),(c),(e),(f)やIII-2-I-③-(1)-図 4)-2-3-2で取り上 げた様なレイアウトパターン依存性を表現することが出来ない。また、[III-2-I-③-(1)-文献 4)-2-8]と [III-2-I-③-(1)-文献 4)-2-9]のモデルは、自分自身の拡散層の形状に加え、横方向の隣接拡散層 の影響を考慮しているが、縦方向の隣接拡散層の影響は考慮されていないため、III-2-I-③-(1)-図 4)-2-2-3の(c),(f)やIII-2-I-③-(1)-図 4)-2-3-2の(b), (c)の様なレイアウトパターン依存性を表現する ことが出来ない。これに比べ、今回開発されたコンパクトストレスモデルは、実際のLSI に現れるストレ ス起因のレイアウトパターン依存性を余すことなく表現出来るため、現時点で最も優れたモデルである と言える。

4)-2-6 ストレス依存型不純物拡散モデルによる Vthのレイアウトパターン依存性の原因検討 Vthのストレス依存性による変動分を除去した Ionのストレス依存性に関しては、本コンパクトストレス

$$III - 2 - I - (3) - (1) - P4) - 1 - P38$$

モデルも含め、ピエゾ抵抗係数による移動度変動のモデル化が既に定着しており、本質的なメカニズムの不明点は無い。しかし、Vthのストレス依存性に関しては本質的なメカニズムが良くわかっておらず、 本コンパクトストレスモデルでも経験的な感度係数を定義したモデル化を行っている。

レイアウトパターンに依存した Vth 変動の原因の一つとして、ストレスによる不純物拡散の変化が考えられる。そこで、Selete-TCAD に組み込まれているストレス依存型不純物拡散モデルを用いてレイ アウトパターンに依存した Vth変動の説明が可能かどうかを検証した。Selete-TCAD にはIII-2-I-③ -(1)-図 4)-2-6-1 に示す様なストレス依存型不純物拡散モデルが組み込まれている。^{[III-2-I-③-(1)-} ^{文献 4)-2-10]} このモデルは、ストレスによってシリコン格子間隔が変化することにより、格子間シリコンやシ リコン空孔を介して不純物が拡散するペア拡散の拡散定数が変化するという描像である。

$$\begin{split} &\frac{\partial C_A}{\partial t} + \nabla \mathbf{J}_A = 0 \\ &\frac{\partial C_I}{\partial t} + w_t \sum_A \frac{\partial}{\partial t} (K_{AI}(\sigma) C_A C_I) + \nabla \mathbf{J}_I + R_b + R_{311} = 0 \\ &\frac{\partial C_V}{\partial t} + w_t \sum_A \frac{\partial}{\partial t} (K_{AV}(\sigma) C_A C_V) + \nabla \mathbf{J}_V + R_b = 0 \\ &\mathbf{J}_A = -D_{AI}^*(\sigma) \nabla \left(C_A \frac{C_I}{C_I^*(\sigma)} \right) - Z_A D_{AI}^*(\sigma) \left(C_A \frac{C_I}{C_I^*(\sigma)} \right) \frac{q}{kT} \nabla \phi \\ &- D_{AV}^*(\sigma) \nabla \left(C_A \frac{C_V}{C_V^*(\sigma)} \right) - Z_A D_{AV}^*(\sigma) \left(C_A \frac{C_V}{C_V^*(\sigma)} \right) \frac{q}{kT} \nabla \phi \\ &\mathbf{J}_I = -D_I C_I^*(\sigma) \nabla \left(\frac{C_I}{C_I^*(\sigma)} \right) \\ &- w_f \sum_A D_{AI}^*(\sigma) \nabla \left(C_A \frac{C_I}{C_I^*(\sigma)} \right) - w_f \sum_A Z_A D_{AI}^*(\sigma) \left(C_A \frac{C_I}{C_I^*(\sigma)} \right) \frac{q}{kT} \nabla \phi \\ &\mathbf{J}_V = -D_V C_V^*(\sigma) \nabla \left(\frac{C_V}{C_V^*(\sigma)} \right) \\ &- w_f \sum_A D_{AV}^*(\sigma) \nabla \left(C_A \frac{C_V}{C_V^*(\sigma)} \right) - w_f \sum_A Z_A D_{AV}^*(\sigma) \left(C_A \frac{C_V}{C_V^*(\sigma)} \right) \frac{q}{kT} \nabla \phi \\ &R_b = K_R \left(C_I C_V - C_I^*(\sigma) C_V^*(\sigma) \right) \\ &D_{AI}^*(\sigma) = D_{AI}^*(\sigma = 0) \cdot f_{AI, stress}(\sigma) \\ &f_{AI, stress}(\sigma) = \exp \left(- \frac{Q_I(A)}{kT} \cdot \frac{\varepsilon_x + \varepsilon_y}{2} \right) \end{split}$$

Ⅲ-2-I-③-(1)-図 4)-2-6-1 Selete-TCAD に組み込まれているストレス依存型不純物拡散モデル式. σはストレスを表す. 上付きの*は、熱平衡時の値を表す. 添え字 Aは不純物 Aを、添え字 I は格子間シリコンを、添え字 V はシリコン空孔をそれぞれ表す. Cx は拡散種 X の濃度を、

$$III - 2 - I - (3) - (1) - P4) - 1 - P39$$

 D_X は Xの拡散定数をそれぞれ表す. R_X は Xの再結合率を、 K_X は Xの平衡定数をそれぞれ表す. $Q_X(A)$ は拡散種 Aと点欠陥 Xのペア拡散定数のストレス依存性を表すモデルパラメータである. ϵ_X , ϵ_Y はそれぞれ弾性歪の x成分とy成分を表す. q, k, T, ϕ はそれぞれ、単位電荷、ボルツマン定数、絶対温度、静電ポテンシャルを表す.

MIRAI 第3期前半に、NBD による格子 歪測定結果を再現する様に TCAD の応力パラメータを キャリブレーションする手法を開発しており、今回はその手法でキャリブレーションされた Selete-TCAD を用いて、hp90nm(130nm ノード)プロセスにおけるストレス依存型拡散の影響を検 証した。トランジスタはレイアウトパターン依存性が pMOS に比べて大きい nMOS を使用した。また、 拡散定数のストレス依存性を表すモデルパラメータは、Sheu のモデルパラメータと Cowern のモデル パラメータの等価性を利用して導出したIII-2-I-③-(1)-表 4)-2-6-1 に示す値を使用した。

Ⅲ-2-I-③-(1)-表 4)-2-6-1 ストレス依存型拡散のモデルパラメータ

不純物種	В	Р	As
Q_{I}, Q_{V} [eV]	-14	-60	-28

Ⅲ-2-I-③-(1)-図 4)-2-6-2 は、ストレス依存型不純物拡散モデルの有無による L=75nm の nMOS チャネル表面の不純物プロファイルの変化を示したものである。横方向隣接拡散層間距離 (PDX)が(a)0.14um と(b)1um の両方共、ストレス依存型拡散モデルを使用することにより S/D-extension ヒ素の横方向拡散が圧縮応力によって抑えられ、PN 接合の位置が後退して実効チ ャネル長が長くなっていることがわかる。また、隣接拡散層間距離が近い(a)の方が、より実効チャネル 長が長くなっている。この不純物プロファイルの変化がトランジスタの電気特性にどの様な影響を与え るかを、ストレス依存型移動度モデルと組み合わせて評価した結果をまとめたものがⅢ-2-Ⅰ-③-(1)-表 4)-2-6-2 である。ストレス依存型移動度モデルは、Selete-TCAD に組み込まれている通常の ピエゾ抵抗係数モデルを使用した。ストレス依存型拡散モデルとストレス依存型移動度モデルを用い た計算(青地)は、ストレス依存性を全く考慮しない計算(赤地)に比べ、 Vth が上昇し、 Ion が低下して いる。また、その変動量は、横方向隣接拡散層間距離(PDX)が小さい方がより大きい。この表を見比 べることにより、電気特性変動量の PDX 依存性を主に担っているのはストレス依存型拡散モデルによ る実効チャネル長の変化であり、ストレス依存型移動度モデルが PDX 依存性に与える影響は比較的 小さいことがわかる。しかし、Vth 変動量の絶対値に関しては、PDX=0.14um と PDX=1um で 4mV の差しか無く、実際に観測されている約 20mV 程度の Vth 変動[Ⅲ-2-I-③-(1)-文献 4)-2-1]を説明 するには十分ではない。ストレス依存型拡散モデルのモデルパラメータは、他の実験結果から抽出さ れた文献値を使用しており、大きく変えることは好ましくないため、 Vth 変動量の再現には他のメカニズ ムを追加して考える必要がある。この点に関しては次節Ⅲ-2-I-③-(1)-4)-2-7 で考察する。

ストレス依存型拡散モデルを使用した TCAD シミュレーションは、ストレスを正確に計算するために は解析領域をある程度広く取る必要があるという事情もあり、クロック周波数 2.8GHz、メモリ 64GB の CPU サーバを用いて、1 条件の計算に 100~250 時間を要しており、LSI 設計の現場で手軽に使用 出来るものではない。従って、今回開発した様なコンパクトストレスモデルは、トランジスタ電気特性の レイアウトパターン依存性を考慮する必要のある、微細 LSI の設計には必須のツールであると言える。



- Ⅲ-2-I-③-(1)-図 4)-2-6-2 ストレス依存型拡散モデルの有無による、*L*=75nm の nMOS チャネル表面の不純物プロファイルの変化. (a)横方向隣接拡散層間距離(*PDX*)が 0.14um の 場合. (b)横方向隣接拡散層間距離(*PDY*)が 1um の場合.
- Ⅲ-2-I-③-(1)-表 4)-2-6-2 ストレス依存型拡散モデルとストレス依存型移動度モデルの組 み合わせによる電気特性変動量

 $PDX = 0.14um V_{DS} = 1.2V$

応力依存モデル		\/th [\/]		loff [m \]
拡散	移動度	vuitvj	ion [mA]	
無	無	0.092	0.576	2.96E-5
	有	0.087 (-5mV)	0.519 (-9.9%)	3.51E-5
有	無	0.116 (+24mV)	0.486 (-16%)	1.47E-5
	有	0.109 (+17mV)	0.439 (-24%)	1.80E-5

PDX = 1.00um $V_{DS} = 1.2V$

応力依存モデル				loff [m A]
拡散	移動度	vuitvj	ion [mA]	
<u>Ант.</u>	無	0.083	0.601	3.68E-5
無	有	0.079 (-4mV)	0.555 (-7.7%)	4.16E-5
有	無	0.100 (+17mV)	0.548 (-8.8%)	2.13E-5
	有	0.096 (+13mV)	0.507 (-16%)	2.44E-5

4)-2-7 第一原理バンド計算による Vthのストレス依存性評価

ストレスによる V_{th}変動のメカニズムとしては、Ⅲ-2-I-③-(1)-4)-2-6 で検討した様な、ストレス によって不純物拡散が変化する他に、ストレスによってシリコンのバンド構造が変化し、量子力学的効 果によって表面量子化準位と表面量子化状態密度が変動する効果が考えられる。そこで、経験的擬 ポテンシャル法を用いた第一原理バンド計算機能を有するフルバンド Monte Carlo デバイスシミュレ

$$III - 2 - I - (3) - (1) - P4) - 1 - P41$$

ータによってストレス印加時の Vth変動を評価した。

III-2-I-③-(1)-図4)-2-7-1に[100]チャネル方向に一軸ストレスを印加した場合のシリコンバンド構造の計算結果の例を示す。ストレス印加によってバンド底の曲率が変化していることがわかる。 III-2-I-③-(1)-図4)-2-7-2にストレス起因のバンド構造変化による V_{th} 変動量を計算した結果を示す。ストレスが±500MPa程度までは、ストレス印加方向が[100]であっても[110]であっても、 V_{th} 変動量はほぼ同じである。NBDによる格子歪測定結果から、横方向隣接拡散層間距離(*PDX*)が小さくなるにつれて100~200MPaのオーダーの圧縮ストレスが発生することがわかっているため、この圧縮ストレスのレンジを今回の計算結果にあてはめると、*PDX*に依存した V_{th} 変動量は、nMOSで14mVとなる。nMOSに関しては、ストレス依存型拡散モデルによる V_{th} 変動量 4mVを加えると全体で11mVの変動量となり、実際の観測量20mVにはまだ足りないが、第一原理バンド計算の精度を考えると、オーダー的には妥当な結果であると言える。また、pMOSに関しては、 V_{th} の上昇を打ち消す方向に働く。実際の測定結果でもpMOSの V_{th} 変動のレイアウトパターン依存性はnMOSより小さくなっており[II-2-I-③-(1)-文献4)-2-1]、やはり今回の結果はオーダー的に妥当であると言える。

以上の結果から、Vth のレイアウトパターン依存性は、ストレス依存型不純物拡散による実効チャネル長の変動と、ストレスによるバンド構造の変化でオーダー的には説明可能なことが明らかになった。



nMOS [100] チャネル





Ⅲ-2-I-③-(1)-図 4)-2-7-1 チャネル方向に一軸ストレスを印加した場合の第一原理計算 によるシリコンバンド構造の計算例.



Ⅲ-2-I-③-(1)-図 4)-2-7-2 ストレス起因のバンド構造変化による Vth変動量の第一原理計 算による計算結果.

4)-2-8 まとめ

MIRAI第3期前半で開発した基本コンパクトストレスモデルを基に、複雑なレイアウトパターンに対応可能な一般化コンパクトストレスモデルを開発し、様々なレイアウトパターンに対するトランジスタ電気特性変動量の測定値に対して目標精度である V_{th} 誤差±20mV、I_{on} 誤差±5%を満たしていることを検証した。また、一般化コンパクトストレスモデルは微小なプロセス変更に対するスケーラビリティを持つことを確認した。最後に、キャリブレーションされた TCAD と第一原理バンド計算を用いたシミュレーションにより、V_{th} のレイアウトパターン依存性は、ストレス依存型不純物拡散による実効チャネル長の変動と、ストレスによるバンド構造の変化に起因する量子力学的効果でオーダー的には説明可能なことを明らかにした。

参考文献

- [Ⅲ-2-I-③-(1)-文献 4)-2-1] K. Yamada, et al., "Layout-aware compact model of MOSFET characteristics variations induced by STI stress," IEICE Trans. Electronics, Vol.E91-C, No.7, pp.1142-1150, July 2008.
- [Ⅲ-2-I-③-(1)-文献 4)-2-2] K. Yamada, et al., "Exhaustive and Systematic Accuracy Verification and Enhancement of STI Stress Compact Model for General Realistic Layout Patterns," IEICE Trans. Electronics, Vol.E93-C, No.8, pp.1349-1358, August 2009.
- [Ⅲ-2-Ⅰ-③-(1)-文献 4)-2-3] P. Tan, et al., "Compact modeling of mechanical STI y-stress effect," Solid-State and Integrated Circuit Technology, pp.1450-1452, 2006.
- [III-2-I-③-(1)-文献 4)-2-4] C. Pacha, et al., "Impact of STI-induced stress, inverse narrow width effect, and statistical VTH variations on leakage currents in 120nm CMOS," Solid-State Device Research Conference, pp.397-400, 2004.
- [Ⅲ-2-I-③-(1)-文献 4)-2-5] M. Dunga, et al., "BSIM4 and BSIM multi-gate progress," NSTI-nanotech, pp.658-661, 2006.

- [Ⅲ-2- I-③-(1)-文献 4)-2-6] R. Bianchi, et al., "Accurate modeling of trench isolation induced mechanical stress effects on MOSFET electrical performance," Tech. Digest of International Electron Device Meeting, pp.117-120, 2002.
- [Ⅲ-2-I-③-(1)-文献 4)-2-7] K. Su, et al., "A scalable model for STI mechanical stress effect on layout dependence of MOS electrical characteristics," Custom Integrated Circuits Conference, pp.245-248, 2003.
- [Ⅲ-2-I-③-(1)-文献 4)-2-8] H. Tsuno, et al., "Advanced analysis and modeling of MOSFET characteristics fluctuation caused by layout variation," Symposium on VLSI Technology Digest, pp.204-205, 2007.
- [Ⅲ-2-I-③-(1)-文献 4)-2-9] A. Kahng, et al., "Exploiting STI stress for performance," International Conference on Computer-Aided Design, pp.83-90, 2007.
- [Ⅲ-2-I-③-(1)-文献 4)-2-10] HySyProS ver.4.2.0 ユーザーズ・マニュアル pp.411~413.

[5]特性ばらつきに対して耐性の高いデバイス・プロセス基盤技術の開発

5-1. ロバスト構造に向けたプレーナー型デバイス基盤技術開発

本開発項目では、特性ばらつきに対して耐性の高いデバイス構造提案のために、3次元デバイス・プロ セスシミュレーション(以下、3D-TCADと呼ぶ)により、特性ばらつきの定量的評価、ばらつき要因の究明とロバ スト構造に向けた指針の提示を行うことを目的としている。3D-TCADには、最も重要なランダムな特性ばらつ きの原因と考えられる離散不純物揺らぎ(RDF: Random Dopant Fluctuation)を計算する機能を組み込んでい る。まず、65nm プロセス技術で現状用いられているプレーナー型の MOSトランジスタにおけるしきい値(V_{th}) ばらつき、およびオン電流(I_{on})ばらつきの原因を検討した。

これまで、ランダムな電流ばらつきの主な要因として、 V_{th} ばらつきとトランスコンダクタンス(G_m)ばらつきが 盛んに検討されてきた。しかし、 I_{on} ばらつきの原因は多岐にわたっており、未だ究明されていない部分も多い。 本研究開発では、 I_{on} ばらつきの新たなばらつき要因として、"電流立上り電圧(ΔV_{th})"ばらつきを提案し、飽和 領域においては G_m ばらつきよりも大きいことを示した。本開発では、 ΔV_{th} ばらつきの原因を明らかにするため に、RDF を考慮した 3D-TCAD を用いた検討を実施した。

5-1-1.3D-TCADによるチャネルポテンシャル評価・解析

 ΔV_{th} は I_{on} の立上り易さを表す指標であることから、 ΔV_{th} は PDF によるチャネル内のポテンシャルに影響を 受けることが予測できる。そこで、RDF を考慮した 3D-TCAD を用いて、チャネル内のポテンシャルプロファイ ルを解析した。ここで、 V_{thc} をサブスレショルド領域の定電流法($I_0=10^8 W_g/L_g$)で求めたしきい値、 V_{thex} を $I_{ds}-V_{gs}$ 特性の最大傾斜接線から求めた外挿しきい値、これら2 種類のしきい値 V_{thc} 、および V_{thex} を用いて ΔV_{th} を両者 の差、すなわち $\Delta V_{th}=V_{thc}$ と定義している。

III-2-I- -(1)図 5-1-1 に 3D-TCAD で計算したチャネル内のポテンシャルプロファイルを示す。ここで、チャ ネル内のキャリアの流れ易さを議論するために、ソース—ドレイン間の電流パスにあるポテンシャル障壁を計 算し、これを"divided line"と定義した。III-2-I- -(1)図 5-1-2 に、線型領域(V_{ds} = -50mV)における(a) ΔV_{th} が小 さい PMOS と(b) ΔV_{th} が大きい PMOS のチャネル内のポテンシャルプロファイルを示す。III-2-I- -(1)図 5-1-2(a)は、III-2-I- -(1)図 5-1-2(b)と比較して、ポテンシャル揺らぎが明らかに小さい。これらの結果より、 ΔV_{th} が PDF によるポテンシャル揺らぎに大きく影響を受けると考えられる。更に、divided line の最小ポテンシャ ルを critical ポテンシャル(C.P.)、平均ポテンシャルを Average ポテンシャル(A.P.)と定義する。III-2-I- -(1)図 5-1-2(a)(b)では、A.P.はほとんど同じだが、C.P.は III-2-I- -(1)図 5-1-2(b)の方が明らかに小さい。サブスレッ ショルド電流は divided line の最小ポテンシャルを有する電流パスを流れる。 V_{THC} はサブスレッショルド電流を 表しているので、 V_{thc} は C.P.と相関があると考えられる。したがって、(A.P.-C.P.)が ΔV_{th} の指標となることが予想 される。3D-TCAD におけるポテンシャル構造に関する知見を得た。



III-2-I- -(1)図 5-1-1 3D デバイスシミュレーションで計算したチャネル内のポテンシャルプロファイル



 III-2-I- (1)図 5-1-2 3D デバイスシミュレーションで計算した線型領域 (Vds = -50mV) におけるチャネル内のポテンシャ ルプロファイル. (a) DVTH が小さい PFET. (b) DVTH が大きい PFET.

III-2-I-③-(1)図 5-1-3 に、200 個の PFET をシミュレーションした飽和領域 (V_{ds} = -1.2V) における (A.P. – C.P.) の V_{THC} 、 V_{THEX} および ΔV_{TH} に対する相関を示す。ゲート長 60nm、ゲート幅 120nm である。(A.P. – C.P.) の V_{THC} および V_{THEX} に対する相関はともに非常に弱い。一方、これらと比較して、(A.P. – C.P.) の $|\Delta V_{TH}|$ に対する相関は強い。これは、 $|\Delta V_{TH}|$ は A.P.と C.P.との差によってほとんど決定することを意味する。 従って、 ΔV_{TH} ばらつきは RDF によって生じるチャネル内のポテンシャル揺らぎを反映していると考えられる。

以上の結果より、オン電流ばらつき及びしきい値ばらつきの低減化に向けては、チャネル不純物の低減化 が有効である事の指針が得られた。



III-2-I- -(1)図 5-1-3 200 個の PFET をシミュレーションした飽和領域 (Vds = -1.2V) における(A.P. – C.P.) に対する VTHC, VTHEX および DVTH の相関

5-2.ロバスト構造に向けた高誘電率ゲート絶縁膜/メタルゲート電極(HKMG)デバイス基盤技術 開発

High-k/Metal-Gate (以下、HK/MG 構造)の MOSFET では、従来の SiON 絶縁膜/Poly Si Gate (SiON) MOSFET と比較して反転層における電気的ゲート酸化膜厚 (Tinv) が小さくなるため、VTH ばら つきが小さくなることが期待される。実際、Pelgrom プロットの勾配係数 AVT は、SiON MOSFET より小さい 値が報告されている。ところが、AVT は Tinv やチャネル不純物濃度 (Nsub) に依存するため、HKMG MOSFET が有するばらつき要因を公平に SiON MOSFET と比較しているとは言い難い。本開発項目では、HKMG MOSFET の特性ばらつき評価手法として、Takeuchi プロットの有効性を調べ、ロバスト構造に向け III-2-I・-(1)-P3

5-2-1.Pelgrom プロットによる評価

III-2-I-③-(1)図 5-2-1 に HKMG 構造の NMOS と従来の SiON 系のゲート絶縁膜を有する NMOS の Pelgrom プロットを示した。従来の SiON nMOSFET では Tinv を3種類 (Tinv = 2.6nm, 3.6nm, 4.6nm) に変化させている。この図からわかるように、明らかに HKMG nMOSFET の方がばらつきが小さく、AVT の 値が小さい。III-2-I-③-(1)図 5-2-2 に AVT の Tinv 依存性を示す。AVT は Tinv に比例しており、HKMG nMOSFET のばらつき低減は Tinv の観点で説明できるかのようにみえる。ところが、HKMG nMOSFET の Nsub は、ゲート仕事関数の違いにより SiON nMOSFET の Nsub より大幅に小さいため、特性ばらつき は更に小さくなるべきと期待される。すなわち AVT には Nsub の減少の効果が反映されていない。



III-2-I- -(1)図 5-2-1 HKMG nMOSFET と SiON の Pelgrom プロット.



III-2-I- -(1)図 5-2-2 AVT の Tinv 依存性.



III-2-I- -(1)図 5-2-3 HKMG nMOSFET と SiON の Takeuchi プロット.

5-2-2.Takeuchiプロットによる評価

III-2-I-③-(1)図 5-2-3 に同じトランジスタの Takeuchi プロットを示す。 プロットにあたっては、CV 測定の 結果からフラットバンド電圧 (VFB) と真性半導体とのフェルミレベル差 (ϕ F)を求め V0 (= -(VFB + 2 ϕ F))の値を算出した。 HKMG nMOSFET の BVT (= 3.30)の方が SiON nMOSFET (BVT = 2.71)より 大きいことが分かる。 BVT では、離散不純物揺らぎの Tinv および Nsub による違いが正規化される。 よって この実測結果は、 HKMG nMOSFET の方が SiON nMOSFET よりも離散不純物揺らぎ以外の別のばらつ き要因が大きいことを示唆している。 従って、 HKMG デバイスでは、 主として反転層における電気的ゲート酸 化膜厚が小さくなることで特性ばらつきが低減化できるが、 さらなる特性ばらつき低減化に向けては、離散不 III-2-I---(1)-P5 純物揺らぎ以外の要因分析も重要であることを明らかにした。また、Takeuchi プロットは、そうした HKMG MOSFET の特性ばらつきの評価手法としても有効であることが実証できた。

5-3.ロバスト構造に向けたSOIデバイス基盤技術開発

 V_{th} ばらつきの支配的要因は、RDF である。また、5-1 項では、電流ばらつきに影響を与える"電流立上り 電圧 (ΔV_{th})"が、RDF に起因するチャネル幅方向のポテンシャル揺らぎが原因でばらつくことを報告した。さ らに最近、回路特性に大きな影響を与える *DIBL*が、RDF に起因するチャネル長方向の非対称性によりばら つくことを報告された。したがって、チャネル不純物濃度を減らすと、 V_{th} ばらつきのみならず *DIBL* や ΔV_{th} ばらつきも抑制できると期待される。本開発項目では、短チャネル効果を抑制しつつチャネル不純物濃度を 下げられるデバイス構造として、完全空乏型 (FD) SOI MOSFET について、RDF を考慮した 3D デバイス シミュレーションを用いて検討を実施した。さらにシミュレーション結果を検証するために、イントリシックチャネ ル FD SOI MOSFET を実測し、 V_{th} 、*DIBL*、 ΔV_{th} ばらつきについて調査した。

5-3-1.3D-TCADによるSOIデバイス特性ばらつき評価・解析

RDF を考慮したデバイスシミュレーションによる完全空乏化 SOI-MOSFET の特性ばらつきを III-2-I-③ -(1)図 5-3-1 に示す。しきい値電圧 Vthc、電流立上り電圧 ΔVth、DIBL の累積度数分布である。チャネル不 純物濃度は 1.0×10¹⁵cm⁻²から 3.3×10¹⁸cm⁻²まで変化させた。チャネル不純物濃度がバルク MOSFET と同 様に高い場合は、しきい値電圧 Vthc、電流立上り電圧 ΔVth、DIBL ともに大きなばらつきを示すが、チャネ ル不純物濃度を下げていくと、ばらつきが大幅に低減できることがわかる。チャネル濃度が 3.0×10¹⁷cm⁻²まで 下がると、これ以上濃度を下げてもばらつきは変わらない。一般に、バルク MOSFET では短チャネル効果を 抑制するためにチャネル濃度を下げることが困難であるが、FD SOI MOSFET は薄膜 SOI を用いることで短 チャネル効果を抑制することできる。したがって、FD SOI MOSFET では、特性ばらつき抑制と短チャネル効 果抑制を同時に達成することが可能である。



III-2-I- -(1)図 5-3-1 シミュレーションによって求めた SOI PFET における Vthe, 電流立上り電圧 ΔVth, DIBL の 累積度 数分布. チャネル不純物濃度を変化させ, それぞれ 1000 個の PFET をシミュレーションした.

III-2-I- -(1)-P6

5-3-2. バルクデバイスとSOIデバイスの特性ばらつき比較評価・解析

65nm 技術で作製したそれぞれ 2000 個のイントリシックチャネル FD SOI nMOSFET (t_{SOI} = 10nm、 t_{BOX} = 10nm) およびチャネルドープしたバルク nMOSFET を大規模デバイスマトリックスアレイ (DMA) TEG を用いて測定した。 V_{TH} を調整するために SOI nMOSFET にはメタルゲート、一方バルク MOSFET にはポリシリコンゲートを用いた。電気的ゲート酸化膜厚 (EOT) はほぼ同じである。III-2-I-③-(1)図 5-3-2 に、線形領域 (V_{ds} = 50mV) における(a)バルク NFET (b)FD SOI NFET の I_{ds} - V_{gs} 特性を示す。ここで、 ゲート長 60nm、ゲート幅 120nm である。

III-2-I-③-(1)図 5-3-3 に、線形領域($V_{ds} = 50$ mV)および飽和領域($V_{ds} = 1.2$ V)における(a)バルク NFET (b)FD SOI NFET の定電流法で求めたしきい値電圧 V_{THC} の累積度数分布を示す。これらの図から わかるように、SOI nMOSFET(線型領域では $\sigma = 16.9$ mV)の V_{THC} ばらつきは、バルク nMOSFET のば らつき ($\sigma = 44.3$ mV)の半分以下である。III-2-I-③-(1)図 5-3-4 では *DIBL* の累積度数分布を比較した。 *DIBL* ばらつきも同様に、SOI nMOSFET ($\sigma = 10.2$ mV/V)の方がバルク nMOSFET ($\sigma = 18.4$ mV/V)よ り小さい。さらに、III-2-I-③-(1)図 5-3-5 に ΔV_{TH} の累積度数分布をついても調べた。 ΔV_{TH} ばらつきについ ても、SOI nMOSFET ($\sigma = 12.2$ mV)の方がバルク nMOSFET ($\sigma = 22.5$ mV)より明らかに小さかった。

従って、チャネル不純物を低減したノンドープチャネル FD SOI MOSFET では、 V_{TH} のみならず *DIBL* や ΔV_{TH} ばらつきを抑制できることを示した。

以上の結果より、特性ばらつき低減化の指針として、チャネル不純物の低減化やゲート絶縁膜の薄膜化が 有効であることが示された。



III-2-I- (1)図 5-3-2 2000 個の NFET を測定した線型領域 (Vds = 50mV) における Ids-Vgs 特性. (a) バルク NFET.
(b) FD SOI NFET.



III-2-I- -(1)図 5-3-3 2000 個の NFET を測定した線型領域 (Vds = 50mV) および飽和領域 (Vds = 1.2V) における VTHC の累積度数分布. (a) バルク NFET. (b) FD SOI NFET.



III-2-I- -(1)図 5-3-4 2000 個の NFET を測定した線型領域 (Vds = 50mV) および飽和領域 (Vds = 1.2V) における DIBL の累積度数分布. (a) バルク NFET. (b) FD SOI NFET.



III-2-I- -(1)図 5-3-5 2000 個の NFET を測定した線型領域 (Vds = 50mV) および飽和領域 (Vds = 1.2V)におけるΔ VTH の累積度数分布. (a) バルク NFET. (b) FD SOI NFET.

[6]計測解析技術の開発

6-1 デバイス電気特性ばらつきの測定システムの開発

6-1-1 N9201Aを用いた大量なMOSFET特性の評価手法開発

6-1-1-1 測定方法の概要

電気特性ばらつきの大きさを精度良く評価するためには、大量の MOSFET 特性を評価する必要がある。 大量の MOS トランジスタ特性を短時間で測定するために、Agilent 社製 N9201A Array Structure Parametric Test System (以下、N9201A と呼ぶ)を元に測定システムを開発した。このシステムの概観を III-2-1- -(1)図 6-1 に示した。このシステムは、1 つのキャビネットに 40 台の SMU (Source Monitor Unit)とデジタル信号出力 機能を備えることが最大の特徴である。 DMA-TEG (Device Matrix Array-Test Element Group)中にある測定 対象のトランジスタ(DUT: Device Under Test、以下 DUT と呼ぶ)は、デジタル信号出力より出力されたアドレス 信号がデコーダ回路に入力することにより、特性の DUT が選択される。測定システムの概要を III-2-1- -(1) 図 6-2 に示す。計測速度・効率を上げるために、ウエハ上の 4 チップを同時に測定している。40 台ある SMU は、SMU Frame 1 から 5 までに 8 台ずつ分かれて格納されている。このうち SMU Frame1 にある SMU は、4 チップそれぞれにある DMA-TEG のデコーダやウエルに電源を供給するために用いる。SMU Frame2 から Frame5 は、チップ1からチップ4を測定するために用いる。4 チップを同時に測定するために III-2-1- -(1) 図 6-3 に示す特殊なプローブカードを開発した。N9201A では、Agilent 4070 シリーズのテストヘッドを用いて プローブカードに接続するため、同テストヘッドに合わせた仕様にする必要がある。測定対象の4チップの DMA-TEG でプロービングしなければならないパット数が 136(34 パット×4 チップ)あるのに対し、テストヘッドに 接続できるのは 48 端子しかない。このため、電源やアドレス制御信号といった 4 チップの DMA-TEG で共用 できる端子に関しては共通の端子を用いて、プローブカード上で各チップへ電源やアドレス制御信号を分配 する構造とした。



III-2-I- -(1)図 6-1-1 Agilent 社製 N9201Aの概要。40 台の SMUと、デジタル信号出力が備えられている。DMA-TEG 内の 測定対象トランジスタは、デジタル信号出力からの信号により、デコーダを解して選択され、SMU によっ て測定が実施される



III-2-I- -(1)図 6-1-2 開発した測定システムの模式図



III-2-I- -(1)図 6-1-3 4 チップ同測を行うためのプローブカードの概観。プローブカードの周りにある電極は、テストヘッドのポ ゴピンと接続される。

さらに測定を高速化するために、測定プログラムにも工夫を行った。N9201A では SMU 自体にメモリが備 えられている。測定プログラムや測定結果をそのメモリに一時的に記憶することにより、制御用ワークステーシ ョンとの通信頻度を低減でき、その結果測定速度も向上する。今回は、SMU に備えられたメモリ容量を充分に 活用できるように一度に測定するトランジスタの数を最適化し、測定速度の向上を図った。

6-1-1-2 測定プログラムの概要

DMA-TEG の規模によらず、プログラムの基本構成は同一としているため、1Mの DMA-TEG 用の測定プログラムを例に、開発した測定プログラムの概要を説明する。III-2-1- -(1)図 6-4 に測定プログラムのフローチャートを示した。

まず N9201A の SMU およびデジタル信号出力とテストヘッドの電気的な接続を行う。また、SMU のアナ ログーデジタル変換器の積算時間の設定、デジタル信号出力の電圧設定を行う。次に、DMA-TEG のデコー ダ電圧や、FET のウエル、ドレイン、ソース電圧など、測定中に常に一定の電圧を印加する端子に対して、電 圧を印加する。測定結果を出力するファイルを作成し、そこにロット番号、ウエハ番号、測定条件など、後に解 析に必要となる情報を書き出す。ここまでが、測定を行う前の前の事前準備となる。



III-2-I- -(1)図6-1-4 DMA-TEG測定プログラムのフローチャート

DMA-TEG の測定では、デジタル信号出力からのアドレス指定信号により、測定対象の FET を切り換え ながら測定を行う。アドレスは X と Y の二次元の値により指定される。まず Y アドレスを 0 に設定する。次に X アドレスも 0 に設定する。このようにアドレスを指定し終わったところで Ids-Vgs 測定を行う。この測定システムで は、この時に 4 チップの 4 つの FET を同時に測定することができる。X アドレス 0 の FET の測定が完了したと ころで、次に X アドレスを 1 つ繰り上げて、X アドレス 1 の FET を測定する。これを繰り返し、X アドレス 1023 までの FET を測定する。X アドレス 1023 の FET の測定が完了したところで、Y アドレスを 1 つ繰り上げて、再 び X アドレスが 0 から 1023 までの測定を行う。このように Y アドレスも 1 つずつ繰り上げて繰り返し測定を行 い、Y アドレスが 1023 の FET の測定が完了すると、100 万 FET をすべて測定したことになる。

すべての FET の測定が完了したところで、測定結果を出力したファイルの末尾に、測定完了した旨を記載する。この後、N9201Aの接続を電気的に切り離して測定は完了する。

このプログラムでは、N9201Aと制御用ワークステーションの間の一度の通信で測定結果を出力する X アドレスの数を調整することで、N9201Aと制御用ワークステーションの間の通信頻度を減らし、全体の測定時間の高速化を図っている。

6-1-2 HS-50 を用いたMOSFETの経時変化ばらつき評価手法開発

時間と共に変化する特性ばらつきの評価手法として、NBTI (Negative Bias Temperature Instability)のストレスバイアスを印加した時の PMOS の V_{th} ばらつき変化の評価手法を、III-2-1- -(1)図 6-1-5 に示す NBTI 測定評価技術として開発した。測定システムは Agilent 社製 HS-50 88000 (以下、HS-50 と呼ぶ)により構成さ れている。HS-50 には測定モジュールと、測定する DMA-TEG のアドレスを指定するためのデジタル信号出力 を備えている。この測定装置では最速で 500 ナノ秒周期で測定を行うことができるが、環境ノイズの影響を低 減するために、実際は 10 マイクロ秒間かけての測定を行っている。NBTI による V_{th}の劣化は、ストレスバイア スを解放したとたんに回復が始まってしまうという性質があり、このことが正確な測定を難しくしている[1-3]。本 開発で導入した装置は、従来半導体デバイスの計測に用いられるものではないが、一般的なデバイス特性の 計測に用いられるパラメトリックテスターと比較して充分高速に測定を行うことができるため、この回復の影響を より抑制しながら、NBTI による V_{th} ばらつきの劣化を評価することができ、それを用いて NBTI 測定評価技術を 開発した。

Agilent 88000 HS-50 Fully TEL H HS-50

Fully automatic prober TEL P-12XLm

- HS-50 controller

III-2-I- -(1)図 6-4 NBTI 測定システムの概観。全自動プローバはウエハ温度を、233 K から 473 K の範囲で保つことができる。

参考文献

- [1] M. Denais, A. Bravaix, V. Huard, C. Parthasarathy, G. Ribes, F. Perrier, Y. Rey-Tauriac, and N.Revill, "On-the-fly characterization of NBTI in ultra-thin gate oxide PMOSFET's," in *IEDM Tech. Dig.*, 2004, pp.109-112.
- [2] C. Shen, M. F. Li, X. P. Wang, H. Y. Yu, Y. P. Feng, A. T.-L. Lim, Y. C. Yeo, D. S. H. Chan, and D. L. Kwong, "Negative U Traps in HfO₂ Gate Dielectrics and Frequency Dependence of Dynamic BTI in MOSFETs," in *IEDM Tech. Dig.*, 2004, pp. 733 736.
- [3] W. J. Liu, Z. Y. Liu, D. Huang, C. C. Liao, L. F. Zhang, Z. H. Gan, W. Wong, C. Shen, and Ming-Fu Li, "On-The-Fly Interface Trap Measurement and Its Impact on the Understanding of NBTI Mechanism for p-MOSFETs with SiON Gate Dielectric," in *IEDM Tech. Dig.*, 2007, pp. 813-816.

6-2. 新しい不純物分布計測手法 — アトムプローブ技術—

3次元アトムプローブ法(3DAP: Three Dimensional Atom Probe Tomography、以下 3DAPと表記する)は、 針状試料(先端半径十数 nm 程度)に高電圧を印加することで、試料表面に 20~40 V/nm 程度の非常に高い 電場を加え、先端表面からイオン化した原子が脱離する現象(これを電界蒸発という)を用いて、原子レベルに 近い位置分解能で物質を構成する原子の空間位置を計測する手法である。この電界蒸発現象は、定常電圧 (電界蒸発が発生するしきい値未満で制御した電圧)と電圧パルスを重ね合わせることでコントロールすること が可能であり、飛び出したイオン化原子の飛行時間を計測することで、イオン種を特定することが可能である。 電界蒸発は試料最表面からのみ起こるため、位置敏感検出器で 2 次元のイオンマップを時間的に連続に収 集し、さらにこれをイオンが脱離した順番、位置を考慮して再構築することで xyz の情報を持った 3 次元元素 マッピングを得ることができる。

従来の高電圧パルスを印加する3DAPは、金属材料あるいは高濃度に不純物添加した高導電性材料の 計測に限られていた。これは半導体材料や絶縁物では針状試料先端に上手く電場を与えることができないた めであった。本開発で用いた装置は、試料先端に定常電圧を印加するだけでなく、パルスレーザーを照射す ることができる。このパルスレーザーで瞬間的に温度を上昇させ、熱励起によって電界蒸発を補助することが できる。このレーザー補助によって、導電性の低い半導体材料や絶縁体材料の分析が初めて可能となった。

本開発で用いた 3DAP のもう一つの特徴は局所電極と呼ばれる電極を試料近傍に具備していることであ る(CAMECA(旧 IMAGO)社製 LEAP3000X-HR)。この局所電極を加えることにより、従来にくらべ、広い領域 からイオン化原子の脱理を引き起こすことができる。すなわち、広い領域の 3 次元マッピングを得ることができ る。一例として、III-2-I- -(1)図 6-2-1 に局所電極装備前後の鉄と銅の合金中の銅の原子マップを示す。局所 電極を用いることによって、従来に比べて大体積(100nm×100nm×数百 nm 程度)の分析を短時間で行えるよう になったことが明らかである。従来型では 10nm×10nm×60nm と評価できる体積が小さく、半導体トランジスタ のゲート電極、ソース・ドレイン、チャネル領域を全て評価することはできない。局所電極の採用によって、初め て微細化された半導体トランジスタ全体の評価が可能になった。さらに、特殊な試料保持機構(マイクロポスト を複数配列したシリコンチップ)を採用することにより、複数個の針状試料を一度に真空チャンバ内に導入し、 選択して測定することを可能にした。これによって測定時間の短縮、試料出し入れ時の排気時間短縮などの 高効率化が図られている。

6-2-1. 半導体材料評価に向けた試料作製技術開発

3DAP では電界蒸発を引き起こすために試料を直径数十 nm 程度の針状に加工し、針状試料の先端に 高電界を印加する必要がある。従来からの 3DAP の評価対象である金属材料の場合には電界研磨法によっ て非常に先端の尖った試料作製が行われていたが、半導体、絶縁膜、金属といったことなる材料が複雑な積 層構造をしている半導体デバイスでは電界研磨そのものが困難であるうえ、特定の位置や領域を選択して加 工することもできないことから、電解研磨法を用いて半導体デバイス材料の針状加工をおこなうことは不可能 であった。



III-2-I- -(1)図 6-2-1 局所電極装備前後における鉄-銅の合金中の銅の原子マップ

そこで本開発では、高精度に微細加工可能な集束イオンビーム(FIB: Focused Ion Beam)を用いて、マイ クロサンプリングと針状加工を行う手法を採用し、半導体材料、半導体積層構造の評価、最終的には実際に 電気特性を取得した実デバイスの評価ための針状試料加工法を確立した。試料作製は以下の手順で行っ た。

まず、FIB に備わっている白金のデポジション機能でシリコンウエハ上の分析箇所の表面に保護膜を成 膜し(III-2-I- -(1)図 6-2-1-1)、その周辺部をイオンミリングし、試料片を作製する(III-2-I- -(1)図 6-2-1-2)。次 に、マニピュレータの先端を試料片の白金保護膜部と接触し、これに炭素を蒸着することで接合する(III-2-I-

-(1)図 6-2-1-3(a))。イオンミリングにより試料片をウエハからピックアップし(III-2-I- -(1)図 6-2-1-3(b))、ピック アップした試料片をシリコンのマイクロチップ(高さ約 100µm、トップ平坦部約 2µm 径のマイクロポストが複数配 列されたシリコンチップ)上のマイクロポストのトップ平坦部にアライメントする(III-2-I- -(1)図 6-2-1-4(a))。そし て、炭素蒸着で接合後、イオンミリングで切断する(III-2-I- -(1)図 6-2-1-4(b))。炭素の堆積で接合した部分と 反対側は白金蒸着することで接合を補強し、試料とポストの熱伝導性を高くする(III-2-I- -(1)図 6-2-1-4(c))。 ポストにマウントされた試料は、上方からの環状パターンのイオンミリングで円錐状に加工し、環状パターンの 内径を徐々に小さくすることで試料先端部の先鋭化する(III-2-I- -(1)図 6-2-1-5(a))。最後に低エネルギーイ オンビームで試料に蒸着されていた余分なプラチナ保護層及びイオンミリングで生じるガリウムのダメージ層 を取り除き、針状形状に仕上げる(III-2-I- -(1)図 6-2-1-5(b))。観察領域が針状試料の先端 50~100nm 程度 内に含まれるよう、深さを調節して試料を作製する。

本手法を用いることで、半導体材料、ならびにデバイス構造を有する試料の3DAPによる計測が可能となった。以上より、半導体材料の評価準備を完了し、高い歩留まりで計測可能な3DAP向け試料作成技術を確立した。



III-2-1- -(1)図 6-2-1-1 試料表面の加工位置に保護膜、およびマーキングとしてプラチナを堆積する



III-2-I- -(1)図 6-2-1-2 プラチナの堆積をマーキングとして周囲をイオンミリング (a)側面から見た概念図、(b)イオンミリング後の試料



III-2-I- -(1)図 6-2-1-3. 周囲をイオンミリングしたサンプルをマニピュレータによりピックアップ (a)ピックアップ直前のマニピュレータと試料片、(b)ウエハからピックアップした試料



III-2-I- -(1)図 6-2-1-4. 試料片のシリコンマイクロチップへの据え付け (a) 試料片をマイクロチップにマウント、(b) 炭素で固定し、試料片を切断、(c) 180 度回転させ反対の開口部をプラチナで埋める



III-2-I- -(1)図 6-2-1-5. 環状パターンを用いたイオンミリングによって円錐状に加工する (a)加工前、(b)加工後

6-2-2. 半導体中の微量不純物の検出技術開発

本開発では、レーザーパルス局所電極型アトムプローブにエネルギー補償のためのリフレクトロンを導入 して質量分解能の向上を図った。従来のエネルギー補償を行っていない 3DAP では、蒸発したイオンを直線 飛行させて検出していたのに対し、エネルギー補償型はイオンの飛行経路に静電反射板を置き、飛行経路を 反転させる。これによって電界蒸発時に異なったエネルギーを持って飛び出した同じ質量の原子の飛行時間

III-2-I- -(1)-P9

を補償することができる。同じ質量の原子の飛行時間が蒸発時のエネルギーにかかわらず一定になるため、 得られる質量スペクトルの質量分解能が向上する。III-2-I- -(1)図 6-2-2-1 にエネルギー補償型レーザーパ ルス局所電極型アトムプローブの概念図を示す。静電反射板にはイオンの最大エネルギーよりも数%高い電 圧を印加し、エネルギーの低いイオンは手前で反射され、エネルギーの高いイオンは奥で反射するようにする。 このようにエネルギーの違いによる飛行時間の違いを補償することによって質量分解能が向上する。

質量分解能が向上することで、直接的に検出感度が向上するわけではない。しかし、微量元素の検出に あたってはこれが検出下限の向上につながる。微量元素のピークがバックグランドノイズと同程度である場合 には、元素のピーク成分とノイズ成分の分離が難しい。しかし、質量分解能が向上することで、ピークの半値幅 が狭くなると、検出感度が等しい場合にはピーク強度が強くなり、バックグランドと明確に識別できる。そのため、 リフレクトロン導入による質量分解能向上は不純物分析には有効な技術である。特にシリコンピークの裾引き に埋もれる位置にあるリン原子などの評価に大きな効果がある。



III-2-I- -(1)図 6-2-2-1. エネルギー補償型レーザーパルス局所電極型アトムプローブの概念図

リフレクトロン導入による質量スペクトルの違いを III-2-I- -(1)図 6-2-2-2 に示す。これは通常のレーザー 3DAP、およびエネルギー補償型レーザー3DAP による、同じ組成のシリコンデバイス試料の質量スペクトルで ある。質量スペクトルは、シリコンピークの原子数で規格化している。エネルギー補償を行うことによって質量 分解能が向上し、相対的にバックグラウンドノイズも低下していることがわかる。特にシリコンのピーク半値幅が 大幅に低減できるため、このピークの近傍にあるシリコンの同位体、リン等の原子の検出が可能となった。また シリコンピークから重い質量側において、増大していたノイズレベルが大幅に低減可能であり、ヒ素や他の重 い元素の微量分析も可能となった。以上より、本開発で導入したリフレクトロンを 3DAP に導入することで、シリ コン中の微量不純物の分析が可能となり、シリコンに微量量ドーピングした原子種を特定することが可能にな る。

III-2-I- -(1)-P10



III-2-I- -(1)図 6-2-2-2. エネルギー補償有無による質量スペクトル比較

一方、質量分解能は試料形状にも大きく依存することが本開発で明らかとなった。このため、微量不純物の高効率検出のための、試料形状の最適化も行った。III-2-I- -(1)図 6-2-2-3 に実デバイスにおける試料形状を最適化した後の質量スペクトル、III-2-I- -(1)図 6-2-2-4 にシリコンの主ピーク近傍を拡大した質量スペクトルを示した。デバイスの構造から、試料形状に制限がある中でバックグラウンドの低下等を実現し、シリコンデバイス中ではボロン原子は母体シリコン濃度の 1/50000(おおよそ、1×10¹⁸ atoms/cm³)、リン原子は1/10000(おおよそ、5×10¹⁸ atom/cm³)程度までの検出が可能となる、試料作製技術を開発した。

3DAP における不純物濃度の定量性については SIMS と比較・検証を行った。III-2-I- -(1)図 6-2-2-5 に平 面方向に一様な試料のチャネル不純物の深さ分布を比較した結果を示した。3DAP は観察領域が SIMS に比 べ微小であることから個々の点のばらつきは大きくなっているが、平均すると大きな相違がなく、定量性にも精 度が高いことを明らかにした。



III-2-I- -(1)図 6-2-2-3 試料形状を最適化した実デバイス試料(NMOS チャネル領域)における質量スペクトル



III-2-I- -(1)図 6-2-2-4 試料形状を最適化した実デバイス試料((NMOS チャネル領域)における質量スペクトル(拡大)

以上のように、従来型の 3DAP に加え、ハードウェア面ではパルスレーザーを用いることで半導体材料、 半導体構造の評価を可能とし、局所電極の採用による測定領域の拡大、リフレクトロン導入による質量分解能 の向上とそれによる微量元素の検出感度向上を実現した。さらに、半導体材料評価に最適な試料作製のた めの手法を開発し、ノウハウを積むことで、当初は困難とされてきた半導体デバイスの評価を可能にした。単 に測定できるというだけではなく、SIMS と同等の定量精度や実デバイスにおける不純物分布評価が可能な検 出感度を達成した。これによるトランジスタ特性ばらつきにおける物理評価は、2-2 で述べたように大きく前進 することができた。



III-2-I- -(1)図 6-2-2-5 ゲート酸化膜からチャネル領域にかけての不純物濃度分布

6-2-2 節で述べたように、多くの技術開発や条件最適化を経て 3DAP の半導体材料・半導体デバイスへの適用が可能となった。一方、本開発テーマであるデバイス特性ばらつきについては、しきい値(V_{th})ばらつきの原因がチャネル中の不純物の分布にあることが種々の解析により明らかになってきた。これを実証するためには実際にV_{th}が異なるトランジスタ間でチャネル中の不純物量やその分布が異なっていることを示し、その相関を解明する必要がある。これを実現するために、3DAP による実デバイス評価を実施した。

3DAP 評価に用いる実デバイスには通常の 65nm プロセスで試作した超大規模 DMA-TEG(100 万個の NMOS、PMOS が配置されたアレイ TEG)が作成されたテストウエハの V_{th}を全面評価し、複数チップの中から ±4o以上、V_{th}が異なるトランジスタを抽出した。3DAPの評価結果とV_{th}との対応付けのために、評価に用いる トランジスタは全てアドレスを確認できる状態でサンプリングを行った。

3DAP 評価に際しては、測定対象を先端径数 10nm の円錐状のチップに加工する必要がある。したがっ て、実トランジスタのゲートを 3DAP 測定するためには、パターンがない平面的な構造のサンプルを評価する 場合以上にチップ加工において高分解能の観察および高精度加工技術が必要となる。また、3DAP では絶 縁物が含まれる構造の評価は困難であるため、サイドウォール等の絶縁物(二酸化ケイ素や窒化シリコン)を全 て除去した状態で評価用チップに加工しなければならない。さらに、測定対象をFIB加工時のダメージから保 護するために、評価対象(ゲートやソース・ドレイン領域など)の表面が露出している場合は保護膜で覆う必要 がある。これら、3DAP 評価用チップを作成するための絶縁物の除去や保護膜の形成、FIB 加工などの予備 加工については、評価対象が小さく状態が確認しにくいこと、種々の処理によりダメージやコンタミネーション が起きやすいこと、など実施を困難にする要因が数多くある。また、電気特性と実際の不純物分布の相関を得 るためには、トランジスタの 3DAP 測定を数多く成功させる必要があり、高歩留まりで高効率な 3DAP 評価を行 いたい。そのためにはこれらの予備加工の方法を最適化する必要があった。そこで本開発では以下の直接方 式と除膜方式の 2 つの方式について検討した。

直接方式は文字通り、直接 3DAP 用のチップを FIB 加工する方法である(III-2-I- -(1)図 6-2-3-1(a))。あ らかじめ配線層を除去したのちに、目的のトランジスタをマイクロサンプリング法でチップから取り出し、ゲート 部分が先端になり、サイドウォールの絶縁物が全て除かれるような形状にトランジスタを加工する。この方式は 予備加工が少ないため、比較的手軽にサンプリングができることが利点である。しかし、少しでも絶縁物が残っ ていると 3DAP 測定中に試料が壊れること、また、チャネル領域についてはゲートが残っている部分以外は FIB 加工時に除去されてしまうため、ソース・ドレイン領域の不純物分布については評価できないこと、などが 短所となっている。

除膜方式は前者とは異なり、配線層、層間絶縁膜などを除膜したのち、サイドウォールもドライエッチング により除去する。エッチング残さなどを洗浄したのちにアモルファスシリコンの保護膜を成膜し、そののちに FIB 加工により 3DAP 測定用のチップを作成する(III-2-I- -(1)図 6-2-3-1(b))。この方法はドライエッチングに よりゲートやソース・ドレイン表面にダメージが入りやすいこと、表面の凹部にコンタミが残りやすく、保護膜の 接着性や導電性が悪くなること、さらに、ゲート上に保護膜が形成されるため、FIB 加工時にゲート位置がわ かりにくく、ゲート部分をアトムプローブ測定用のチップに加工することが困難なこと、など技術的な課題が多 い。一方、チャネル領域だけでなく、ソース・ドレイン領域やゲートエッジ領域の評価が可能であるため、平行 して2 方式の検討を行った。



・配緑曽研磨 ・層間膜・サイドウォール除去

III-2-I- -(1)図 6-2-3-1 実デバイスの 3DAP 評価方法

・FIB加工

直接方式で FIB 加工中の 3DAP 測定用の試料を、走査電子顕微鏡(SEM: Scanning Electron Microscopy、以下 SEM と表記)観察した像を、III-2-I- -(1)図 6-2-3-2 に示した。このように SEM 像の分解能 ではゲート位置やサイドウォール位置が完全に把握できないため、チップの先端径を小さくした。これにより、 確実にサイドウォールが除去可能であり、3DAP 計測の成功率が飛躍的に向上した。その結果、V_{th}が-4**o**~+4**o**程度の範囲に存在する NMOS デバイスの 3DAP 測定に成功し、チャネル中のボロン数とV_{th}との対応付 けが可能となった。3DAP による NMOS デバイス、ならびに PMOS デバイスの元素マップとマススペクトルを III-2-I- -(1)図 6-2-3-3、ならびに III-2-I- -(1)図 6-2-3-4 に示した。NMOS デバイスにおいては、2-2 で示し たゲート中のグレインバンダリやグレインバンダリ、界面への不純物の偏析が検出でき、さらにチャネルホウ素 の検出が可能となった。PMOS についても同様に、ゲート電極中の不純物の振る舞いを検出し極微量のチャ ネルヒ素の検出に成功した(III-2-I- -(1)図 6-2-3-4 中の⁷⁵As²⁺ピーク)。





III-2-I- -(1)図 6-2-3-2 FIB 加工中の 3DAP 測定用のチップ



III-2-I- -(1)図 6-2-3-3 直接方式による NMOS の 3DAP 評価結果



III-2-1- -(1)図 6-2-3-4 直接方式による PMOS の 3DAP 評価結果

III-2-I(1)表 6-2-3-1	除膜方式の技術検討
---------------------	-----------

内容	検討機関
除膜、およびサイドウォール除去	・ウエット+ドライエッチ
	(ルネサスエレクトロニクス、ルネサス武蔵エンジニアリング)
	・ウエットエッチ((株)東レリサーチセンタ)
シリコン保護膜成膜	CVD、スパッタリング法(NTTアドバンステクノロジ(株))
	イオンビーム蒸着法((株(イオンテクノセンター)
FIB 加工	·東北大学
	・東芝ナノアナリシス(株)
	・(株)東レリサーチセンタ

除膜方式の検討内容を III-2-I- -(1)表 6-2-3-1 にまとめた。除膜後およびサイドウォール除去後の試料の状態については、

(a)サイドウォールが完全に除去されているか (b)シリコン基板がダメージを受けていないか を確認するために、SEM 観察をおこなった。III-2-I- -(1)図 6-2-3-5 および 6 に示すように、除膜およびサイド ウォール除去ができているが、条件によってはサイドウォールが残ったり、ダメージが大きく、ソース・ドレイン部 の基板が損傷を受けたりするため、この確認は重要である。



サイドウォールが残っている状態

サイドウォールが除去された状態







基板へのダメージが小さい場合

基板へのダメージが大きい場合

III-2-I- -(1)図 6-2-3-6 SEM による除膜後の表面観察例(2)

除膜の次に保護膜を形成する。保護膜の材料はアモルファスシリコンを用いた。これは、FIB 加工速度が 測定対象(今回はゲートのポリシリコンおよび基板の単結晶シリコン)と大きく異なる材料では加工精度が著しく 悪くなること。また、電界蒸発速度が遅いものは3DAP評価時に破壊する可能性が高くなること、などの理由に よる。アモルファスシリコンの成膜法はスパッタ法、化学気相成長方法(CVD: Chemical Vapor Deposition)法な どがあるが、膜に含まれる不純物が少なく、かつ、段差のある構造に対して被覆率が高く、かつ隙間ができに くいものである必要があり、最終的にイオンビーム蒸着法を採用した。イオンビーム法は高真空中でシリコンイ オンをビーム状にしたもので任意の場所にシリコンを形成する。そのため不純物の含有比は少ない。さらに、 シリコンイオンビームは質量数 28 のシリコンイオンで形成されるため、保護膜の中には質量数 28 のシリコンの みが含まれる。一方、シリコン基板やゲート中には 29、30 などのシリコン同位体も含まれるため、3DAP の測定 結果において、シリコンの領域が保護膜なのか実デバイスの一部なのかは同位体の分布で簡単に見分けるこ とができる点が実用的にも優れている(III-2-I- -(1)図 6-2-3-7)。



III-2-1- -(1)因 0-2-5-7 イスシビ ン伝によるシノニシ 戻の 5DAI 計 価格未

以上のように除膜の方法、アモルファスシリコン保護膜の成膜方法などを多くの予備実験により決定し、 最終的な実デバイスへの適用を行った。その結果の一例を III-2-I- -(1)図-2-3-8 に示した。これは NMOS の ソース・ドレイン領域の一部であり、図では表示していないシリコン以外には酸素、ヒ素が検出することができ た。



III-2-I- -(1)図 6-2-3-8 除膜方式で測定した NMOS の 3DAP 評価結果

以上、直接加工方式と除膜方式を用いた 3DAP 用試料作製方法を開発した。両者ともに半導体デバイス構造の評価を可能とし、両者を使い分けることで目的とする領域の 3DAP 評価を可能とする技術を開発した。
- (2)外部擾乱依存の特性ばらつきの物理的理解とモデリング技術の開発 (耐外部擾乱デバイス技術開発)
 - 1) 中性子線入射による電荷発生に起因する回路誤動作の物理的理解とモデリング技術の開発
 - 1)-1 概要

本サブテーマでは、中性子線入射によるソフトエラーの中でも特に SET (Single Event Transient)型 のソフトエラーに関する検討を行った。SET 型のソフトエラーとは、LSI の論理回路部分に中性子線が 発生させる二次イオンが入射してトランジスタ内に電荷が発生することにより、論理回路の出力状態が一 時的に反転し、それがパルスとなって論理回路中を伝播して行き、フリップフロップでラッチされたときに ソフトエラーとして確定するものである。2002 年の論文[-2- - -(2)-文献 1)-1]では、 hp65nm(45nm ノード)世代では SET によるソフトエラー率が SRAM のソフトエラー率を上回るという予測 がなされている。本サブテーマではこの予測の検証を行ない、更に予測をより微細な世代にまで伸張す ると共に、SET 起因のソフトエラー率を1~10FIT 以下に抑えるための対策を立案することを目標とした。

ソフトエラー率の導出に関しては、(a)トランジスタレベルでの電荷収集電流波形データベースの構築、 (b)各種ロジックセルにおける SET パルス発生率評価ツール[-2- - -(2)-文献 1)-2]を用いたプリミ ティブセルレベルのパルス発生率データベースの生成、(c)チップ内のロジック回路構成に応じたソフト エラー率の算出、という評価手順により、hp130nm(90nmノード)におけるチップレベルのソフトエラー率評 価が可能であることを既に確認している[-2- - -(2)-文献 1)-3]。この手法の妥当性を確認するた め、中性子線照射試験による SET パルス幅分布測定を実施し、実測と上記計算手法とでほぼ同じ分布 形が得られることを確認した。上記計算手法では、(a)のフェーズで実施される TCAD 計算、(b)のフェー ズで実施される SPICE 計算において、デバイススケーリングや回路特性の効果が自動的に反映される が、このことは、逆に、どのようなデバイス特性、回路特性がソフトエラー率の増減に寄与しているか掴み づらいという問題も生む。そこで、hp78nm(55nm ノード)世代での電荷収集電流波形データベースの構 築を行うとともに、デバイス構造要因によって生まれる、hp130nm 世代の電荷収集電流波形との違いに ついて要因分析を行った。また、回路的な要因が SET パルス幅に与える影響を明確にし、将来世代に おける SET パルス幅評価を容易にするために、SPICE を用いないで、より少ないパラメタで簡便にパル ス幅を推定できるモデルを開発した。このモデルを用いてパルス幅分布を算出する枠組を整え、ロジック 回路誤動作率のトレンド予測を実施した。その結果、仮に、寄生バイポーラ効果によって SET パルス幅 が広がり、誤動作率が大きく増大してしまう状況となっても、フィルタ回路を用いることにより、誤動作率を 1~10FIT 以下に抑えることが可能であることが示された。

1)-2 SET パルス幅測定回路の設計

本サブテーマのソフトエラー率算出の過程において、多くの SET はパルス幅 100ps 以下であることを 予測していた。従って100ps 付近の SET パルスを確実に測定することを目的として測定回路の設計を行 った。以下に SET パルス幅測定における要請事項と、従来例の問題点を述べ、新規 SET パルス測定回 路の構成と利点を説明する。

SET パルス幅は小さいため、基本的にはパルスを直接チップ外部へ出力して測定することはできない。またそもそも中性子線照射試験では高精度の信号測定機器は使用できない。従って測定結果をデジタル信号で出力可能なパルス幅測定回路を設計し、SET 測定対象回路と同一 TEG チップ上に搭載する必要がある。

一般にソフトエラー率測定では、結果の統計的信頼性を高めるために、なるべく多く(少なくとも 100 回)のソフトエラー現象を観測することが望ましいとされている。そのためには試験する時間とデバイス個 数の積を大きくする必要がある。通常は試験時間にも測定チップ個数にも制約が生じるため、一つの

TEG チップ上になるべく多くの SET 測定対象回路を搭載する必要が出てくる。典型的な中性子線照射 試験の場合、SET 測定対象の論理ゲートセルは 100 万個前後の規模で必要となってくる。

従来例[-2- - -(2)-文献 1)-4~6]では、SET 測定対象回路としてインバータチェーン構成が利用されている。インバータチェーンをあまり長くすると、SET パルスが最終段の出力まで伝播する途中でパルス幅が変化したりパルスが消失したりすることが避けられず、知りたい結果が得られなくなる。従ってインバータチェーンの長さは実際の論理回路のゲート段数(典型的には数十段前後)程度に留めることが望ましい。

インバータチェーンの長さを 20 段とすると、100 万セル達成するためには、5 万本のチェーンが必要 となる。

従来例のパルス幅測定回路は、パルスが多数のラッチ回路チェーンを通過する際、パルス自身がト リガーとなって一斉にキャプチャし、状態が通常と異なるラッチを数えるという構成となっている (Ⅲ-2-Ⅰ-③-(2)-図 1)-2-1)。このパルス幅測定回路は、ある程度の回路規模(数百から数千ゲート) が必要な上に、パルス幅データ読み出し動作が複雑になることから、一つの TEG チップに数百個を超 えるような測定回路を搭載することは困難である。仮に 500 個の測定回路で 5 万本のインバータチェー ンを測定しようとするならば 100 本のインバータチェーンを OR 論理で束ねることになり、OR 論理を構成 する論理ゲートの影響(通過するパルス幅の変化と、そこでの SET 発生)によって期待した結果が得ら れなくなる。



Ⅲ-2-I-③-(2)-図 1)-2-1: 従来の SET パルス幅測定回路の例

以上の要請事項及び問題点を踏まえて開発した新規 SET パルス幅測定回路[-2---(2)-文献 1)-7]の構成をIII-2-I-③-(2)-図 1)-2-2 に示す。伝播中のパルス幅の変化を最小とするために、 長さ20段程度に抑えた SET 測定対象回路とパルス幅測定回路を1対1接続し、そのペアを多数配置 する方針とした。またパルス幅測定回路の大きさを極力コンパクトに抑えるよう注意しつつ回路構成を決めた。

極力短いパルスを検出する基本構造として、NANDゲート2個によるRS ラッチを採用することとした。 負荷容量を接続してフィードバック時間を変え、最小検出パルス幅(検出感度)を変えた複数のRS ラッ チ(L1a、L2、L3)を組み合わせることによって、検出されたパルスがどのパルス幅区間に属するかを知る ことができる。組み合わせるRS ラッチの数は任意である。ただしSET 測定対象回路から見た負荷容量の 大きさやパルス幅測定回路の大きさを考慮すると、4 個が適当と考えられる。パルス幅分解能(パルス幅 区間)は、例えば 20ps 間隔など、追加する負荷容量によってある程度自由に設定できる。予測したパル ス幅分布をほぼカバーできるように設定すればよい。hp130nmの例では、負荷容量なしの最小パルス検 出感度は約 63ps であり、パルス幅分解能を約 23ps 間隔に設定した。

なお、RSラッチの最小パルス検出感度付近より幅の小さいSETパルスは、実際の論理回路において もフリップフロップにラッチされて誤った値として確定することができない。いずれのラッチ構造も反転論 理2段のフィードバックループであるため、ラッチできる最小パルス幅はほぼ同程度となる。従ってRSラ ッチの最小パルス検出感度は十分であると言える。

中性子線照射環境下では RS ラッチ自身の反転(SEU:Single Event Upset)は避けられない。これを 除外するため、正しく SET を検出したときは必ず2個以上の RS ラッチがセットされるよう、最小の検出感 度の RS ラッチ二個(L1a、L1b)を冗長構成とした。L1aとL1bが隣り合わないようレイアウトすることにより、 一度の中性子線入射で同時に反転する確率を下げることができる。また SET 測定対象回路からの分岐 を工夫することにより、パルス幅測定回路入力段で発生する SETも除外できる。検出された現象は RS ラ ッチの出力に設けられた論理ゲートにより判定され、出力状態から容易に判別できる(III-2-I-③-(2) -表 1)-2-1)。



Ⅲ-2-I-③-(2)-図 1)-2-2: 新規 SET パルス幅測定回路

D1	D2	D3	D0	判定			
0	0	0	0	発生なし			
1	0	0	1	SET	パルス幅小		
1	1	0	1	SET	パルス幅中		
1	1	1	1	SET	パルス幅大		
0	0	0	1	RS ラッチ SEU(反転)または 測定回路入力段の SET			

Ⅲ-2-I-③-(2)-表 1)-2-1:新規 SET パルス幅測定回路の出力と判定の対応

この SET 測定対象回路とパルス幅測定回路のペアを多数配置するときの接続をⅢ-2-I-③-(2)-図 1)-2-3 に示す。同じ SET 測定対象とパルス幅測定回路のコピーについては、個々を区別する必要 はない。従って SET 検出結果を確認する周期に注意し、一周期に同時に複数の SET が発生する確率 を十分低くできるならば、全てのパルス幅測定回路のコピーの同じ出力信号をOR 論理で1本に束ねて も問題ない。こうすることで回路設計も SET 検出結果の読み出しも非常に簡単になる。

TEG チップが正しく製造されていることを確認するため、SET 測定対象回路の入力(TESTIN)からは 信号を入力できるようにする。このとき全ての SET 測定対象回路に一括して信号を入力し、全ての RS ラ ッチの出力の OR が 0 になること、AND が 1 になることを確認すれば、全ての RS ラッチのコピーが動作 するとわかる。L1a、L1b、L2、L3 の OR 信号 D0 はこのために設けてある。また AND は D3 を用いて確 認する。



Ⅲ-2-I-③-(2)-図 1)-2-3: 新規 SET パルス幅測定回路を多数配置する構成

hp130nm 及び hp56nm の TEG に搭載した SET 測定対象回路の種類をⅢ-2-I-③-(2)-表 1)-2-2 に示す。hp130nm の TEG で実績を積んだ後、新規 SET パルス幅測定回路のみを搭載した hp56nm の TEG では測定対象の種類を増やした。いずれも基本的にスタンダードセルライブラリに含まれるセルを 使用している。Fan Out は負荷容量の大きさを表し、インバータチェーンを構成するセルーつ一つに Fan Out の数が示す個数のセルを接続していることを表す。基本は1であるが2以上の場合はダミーセ ルが接続されている。チェーン段数は特に表記がないものは20段を基本とし、パルス減衰効果の比較 のため40段、80段を用意した。

表記	セルタイプ	駆動能力	Fan Out	その他	チェーン段数	hp130nm	hp56nm
INV x1	インバータ	x1	1		20	0	0
INV x1	11111-12	x1	1		40	0	0
(40stages)	1277-9						
INV x1	インバータ	x1	1		80	0	0
(80stages)	1277-12						
INV x1	インバータ	x1	2		20	_	0
(FO=2)	1277-12						
INV x1	インバータ	x1	3		20	_	0
(FO=3)	1277-12						
INV x0.5	インバータ	x0.5	1		20	\bigcirc	\bigcirc
INV x2	インバータ	x2	1		20	0	0
INV x1	1115-17	x1	1	N+拡散層	20	_	0
(NDx4)	1277-9			面積4倍			
INV x1	1111-12	x1	1	P+拡散層	20	_	0
(PDx4)	1211-9			面積4倍			
NAND2 x1	2 入力 NAND	x1	1		20	0	0

Ⅲ-2-I-③-(2)-表 1)-2-2: SET 測定対象回路一覧

1)-3 SET パルス幅分布の測定

hp130nm 及び hp56nm の TEG に前述の新規 SET パルス幅測定回路を搭載し、中性子線照射試験 を行った。以下に代表的な結果を示しその考察を述べる。

中性子線照射試験はカナダの国立研究所のTRIUMFにて白色中性子線を使用した。エネルギースペクトル形状は最大 400MeV 付近まで自然界の中性子線とよく似ており、中性子線量の比例換算によってほぼ実際のソフトエラー率を推測できるとされている。

hp130nm の代表的な中性子線照射試験結果をⅢ-2-I-③-(2)-図 1)-3-1 に示す。このプロットでは SET 測定対象回路の種類ごとにグループにまとめてあり、一つ一つが発生率分布を示している。縦軸は単位ゲートセルあたりの発生率を表す。

基本のx1インバータについてチェーン段数の違いを見ると、段数が長いほどパルス幅の短い側で減 衰が見られる。このことから、従来例の 1000 段のように長いチェーンを測定対象回路にした場合、パル ス幅の短い SET が少ないように見えていたが、実際にはほとんど減衰して観測できなかったと考えられ る。このことはまた、実際の論理回路のゲート段数に近い測定対象回路を使用することの重要性を示し ている。

インバータの駆動能力の違いを見ると、x0.5 セルよりも x2 セルよりも x1 セルの SET 発生率が高い。 x0.5 セルに関しては、拡散層面積が x1 セルの約半分であるため、中性子線による二次イオンの入射断 面積が小さいこと、更に透過する長さが短いために収集電荷量が減ることの二つの効果によって SET 発生率が下がったと説明できる。一方 x2 セルに関しては x1 セルと同じ幅のトランジスタ 2 個を、共通の 拡散層をドレインとしてレイアウトしてあるために、拡散層面積が x1 セルと大きく違わない。その一方で SET の電位変動を食い止める電流駆動能力が大きいために、x1 セルに対して SET 発生率が低いと説 明できる。

また駆動能力が小さいほどパルス幅分布形状は長い側へシフトしている。これは電流駆動能力の違いが、同じ発生電荷量に対して電位変動を復元させる速さの違いとなって表れていると説明できる。

更に、インバータと NAND を比較すると、NAND の方が全体の SET 発生率が高く、パルス幅分布形 状も長い側へシフトしている。これは二つの理由が考えられる。まずこの NAND ではインバータと同じ幅 のトランジスタが2個ずつ使用されている。セルの出力が High 状態のときは、N+拡散層が影響を受ける。 NAND では NMOS トランジスタ2 個が直列になっているため、影響を受ける N+拡散層が二箇所に増え ている。そのため入射断面積も収集電荷量も大きくなり、SET 発生率が高くなると説明できる。一方セル の出力が Low 状態のときは、P+拡散層が影響を受ける。NAND では PMOS トランジスタ2 個を共通の拡 散層をドレインとしてレイアウトしてあるため、影響を受ける P+拡散層面積はインバータと大きく違わない。 しかし SET の電位変動を復元させる NMOS トランジスタが2 個直列のために、電流駆動能力がインバー タよりも小さく、パルス幅が長くなる傾向にあると説明できる。

SET 計算手順によって hp130nm の TEG 測定結果を計算したものをⅢ-2-Ⅰ-③-(2)-図 1)-3-2 に 示す。全体的にパルス幅分布形状や測定対象回路の種類による違いをよく再現している。SET 発生率 も測定結果の 0.7 倍以内であり、実用可能なレベルの計算精度が得られていると考える。



Ⅲ-2-I-③-(2)-図 1)-3-1: hp130nm 測定結果



Ⅲ-2-I-③-(2)-図 1)-3-2: hp130nm 計算結果

hp56nmの代表的な中性子線照射試験結果をⅢ-2-I-③-(2)-図1)-3-3に示す。

hp56nmの TEG では初期の予測結果を元にパルス幅測定範囲を広げるため、二種類のパルス幅測 定回路を搭載し、検出パルス幅区間を6 区間とした。しかし測定の結果では、パルス幅が 150ps を超え る SET の発生率は非常に低いことが明らかとなった。

SET 測定対象回路間の比較に関しては、hp130nm と同じ種類のものは同様の傾向にあることがわかる。

その他、負荷容量(Fan Out)が異なるものを比較すると、負荷容量が大きいほど、特にパルス幅の短 い区間の SET 発生率が低くなっている。出力ノードに蓄えられている電荷が大きくなると、ある程度の発 生電荷に対しては電位が変動しないと考えられる。一方、発生電荷の方が大きい場合、一旦変動した 電位が復元する(負荷容量を再充電する)までに時間がかかるため、パルス幅の長い SET の発生率は 下がらず、むしろパルス幅が長い方へシフトすると考えられる。

拡散層面積を大きくしたセルでは、SET 発生率が増えている。入射断面積及び収集電荷量が大きく なる効果が表れていると言える。興味深い点は、N+拡散層を大きくしたセル、P+拡散層を大きくしたセ ル共に SET 発生率がほぼ同等に増えていることである。元の拡散層面積は NMOS、PMOS のトランジス タ幅に比例しており、P+拡散層面積の方がやや大きい。従って SET への寄与としては N+拡散層の方が 大きいが、その差はさほど大きくない。

SET 計算手順によって hp56nm の TEG 測定結果を計算したものをⅢ-2-I-③-(2)-図 1)-3-4 に示 す。 hp130nm と同様、全体的な傾向は概ね再現されている。 ただし SET 発生率、パルス幅分布ともに計 算結果の方がやや大きめに出ている。これは計算に比べて、実際の寄生バイポーラ効果の方が小さか

0

INV ×1

40stages) INV ×1



INV x1 (80stages) Ⅲ-2-I-③-(2)-図 1)-3-4: hp56nm 計算結果

INV x0.5

INV x2

INV ×1 (NDx4)

INV x1 (PDx4)

NAND2 x1

INV x1 (FO=2)

INV x1 (FO=3)

hp130nmとhp56nmの測定結果ではパルス幅検出区間が同じではないため、前述のプロットのままで は比較が難しい。比較しやすくするために、パルス幅のしきい値に対しそのしきい値以上の幅の SET 発 生率をプロットしたものをⅢ-2-I-③-(2)-図 1)-3-5 から 1)-3-8 に示す。hp130nm に比べて hp56nm では、単位 gate 当たりの SET 発生率は全体的に下がっていることがわかる。またパルス幅もやや短い方 ヘシフトしているようである。



Ⅲ-2-I-③-(2)-図 1)-3-5: hp130nm 測定結果

Ⅲ-2-I-③-(2)-図 1)-3-6: hp56nm 測定結果 (1)



Ⅲ-2-I-③-(2)-図 1)-3-7: hp56nm 測定結果(2)

Ⅲ-2-I-③-(2)-図 1)-3-8: hp56nm•130nm 測 定結果比較

1)-4 hp78nm 世代の電荷収集電流波形データベースの構築と精度検証

前節で見たように、プリミティブセルの SET パルス発生率評価ツール(TFIT[-2- - -(2)-文献 1)-2])により、hp130nm における INV セル等のパルス発生率分布の実測の傾向を良好に再現することが できる。このツールは TCAD 計算により求めた電荷収集電流波形のデータベースを用いており、同様の データベースを先の世代においても問題なく構築できるか確認するために、hp78nm(55nm ノード)で同じ 手法の適用を試みた。

電荷収集電流波形を求めるTCAD解析においては、III-2-I-③-(2)-図1)-4-1に示すような構造を 原則として用いる。トランジスタは解析領域内の左寄りに配置し、イオンが垂直入射するものとして、拡散 層中央や、拡散層の右側のSTI領域に入射した場合の電流波形を、LET(イオントラックに沿ってイオン が発生させる単位長さ当たりの電荷量)と電荷収集端子(ドレイン)電圧を変えて計算する。nMOSの場合 であれば、pウェル層とともに、隣接するnウェル層も形成し、各ウェルコンタクトを解析領域の端から端ま で長くとる。計算当初は、ウェルコンタクトを活性領域近くに活性領域幅の長さで設けていたが、III-2-I -③-(2)-図1)-4-2に示すように電荷収集電流(ドレイン電流)にコンタクト長依存性が見られることが分か り、実際のロジックセル構造に合わせてコンタクトを長くとる構造とした。ウェルコンタクトが短い場合には、 III-2-I-③-(2)-図1)-4-2の黒点線のように電荷収集電流が長い裾を引くが、これはウェルコンタクトか らの正孔排出力が弱いためにチャネル部分に正孔が溜って電位が浮き、ソースから電子が流入する寄 生バイポーラ効果によるものである。コンタクトを長くとると、pウェルの端子電流が増えて正孔が速やか に排出され、ドレイン電流も早く減衰する。なお、前節のhp130nmのSETパルス幅実測との比較に用い た計算においては、コンタクトを長くとった構造で再構築した電流波形データベースを使っている。 寄生バイポーラ効果が顕著である構造の場合、幅 4µm 奥行き 3µm の解析領域では不十分(解析 領域サイズ依存性が見える)ことも分かっている。四方に 5µm 程度領域を拡張し、幅 14µm 奥行き 13 µm 程度とすれば、ほぼ問題ない。このとき、nMOS の場合であれば、トランジスタを含む帯状の pウェル 領域の手前と奥に隣接の nウェル領域を配置し、それぞれ解析領域の一番手前/一番奥までnウェル領 域が続く構造としている。つまり、pウェルと nウェルとを交互に配置することはしていない。後述する、パ ルス幅推定モデルの開発以降の計算においては、拡張した解析領域で算出した電流波形データベー スを用いている。



Ⅲ-2-I-③-(2)-図 1)-4-1: TCAD 解析にお ける標準トランジスタ構造。幅 4 µ m,奥行き 3 µ m,Si 領域深さ5 µ m。



Ⅲ-2- I-③-(2)-図 1)-4-2: nMOS 拡散層 にイオン入射した場合における端子電流 波形のウェルコンタクト長依存性。

既に述べた通り、電流波形データベース構築時には、イオン入射位置、ドレイン電圧、LET を振って TCAD 計算を実施している。hp130nm の電流波形データベース構築時には、入射位置(パラメタ DX)に 関して0.0から1.5 μ mまで6水準、ドレイン電圧に関して-0.6から1.8Vまで7水準、LETに関して0.005 から0.16pC/ μ mまで5水準の条件振りを行っていた。ここで、DX は拡散層の端から内部に50nm入っ た位置からイオン入射位置までの距離を表すパラメタで、例えば、DX=1.0 μ m の場合、拡散層の端から 950nm 離れた位置に入射させたことを示す。但し、DX=0.0 μ m は特別で、拡散層中央への入射を表す。 パルス発生率の評価ツールの内部では、作成されたデータベースを用いて、所望の条件の電流波形を 補間操作によって得ている。

今回、hp78nmにおいて同様の水準でTCAD計算を行い、中間的な条件において補間操作で得られる波形と、その条件でTCAD計算した場合の電流波形を比べると、DXとドレイン電圧に関する補間波形はほぼTCAD計算と一致したが、LETについてはnMOS入射条件において差が見られた。Ⅲ-2-I-③-(2)-図1)-4-3において、LETの3つの区間[0.02,0.05],[0.05,0.10],[0.10,0.16]の区間端および中間値でTCAD計算により求めた波形を黒線で示している。区間端の波形は点線で示されており、それらのLET条件はデータベース構築に用いている水準に含まれている。赤の実線は、区間端の2本の点線波形から中央のLET条件の波形を補間操作で求めたもので、これに対して、黒の実線が同じ条件をTCAD計算したものである。波形の裾に大きな差が生じていることが分かる。黒の実線のLET条件をデータベース構築時の水準に加えた場合に、中間的なLET条件での波形を補間操作で求めたときの波形が赤の破線、TCAD計算したものが黒の破線で示されている。まだ裾の部分の差は残っているが、かなり改善される。裾の部分では、寄生バイポーラ効果によって時間軸方向に波形が伸びており、原理的には時間軸方向の補間を行えば精度が向上すると予想されるが、今回は、nMOS入射条件に関して、中間のLET条件(0.035,0.075,0.13pC/μm)を水準に追加して電流波形データベースを構築することに

した。構築された電流波形データベースとSET パルス発生率評価ツール TFITを用いれば、プリミティブ セルにおけるパルス発生率を算出可能であり、ここでは、インバータ(INV)セルにおける特定入射条件で のSET パルス幅をTFIT 計算とTCAD 計算(mixed-mode 解析)とで比較検証する。mixed-mode 解析は、 nMOS 入射の場合、III-2-I-③-(2)-図 1)-4-4 に示すように、出力ノードに接続されたドレイン拡散層 への電荷収集解析を 3D デバイスシミュレーションで行い、pMOS トランジスタと負荷容量は回路モデル で計算する。解析はデバイスシミュレータ HyDeLEOS を用いて行った。トランジスタモデルパラメタは、 SPICE 用のパラメタセットを流用するが、HyDeLEOS のモデルパラメタ記述ではビニングに対応していな い等の制約があるため、HyDeLEOS 用のパラメタ記述に変換して取り込む。III-2-I-③-(2)-図 1)-4-5 は二種類のチャネル幅について、HyDeLEOS のトランジスタモデルで計算された Id-Vd 特性を HSPICE で得られた特性と比較したものである。トランジスタモデルが完全に互換ではないため、若干のズレがあ るが、ほぼ特性は一致している。



Ⅲ-2-Ⅰ-③-(2)-図1)-4-3: LET に関して補間操作を行った電流波形(赤線)とTCAD 計算による電流波形(黒線)の比較。

Ⅲ-2-I-③-(2)-図1)-4-6からⅢ-2-I-③-(2)-図1)-4-9までは、拡散層中央にイオンが垂直入射 した場合の電流電圧波形をTFIT計算(青線)とmixed-mode TCAD解析(赤線)とで比較したものである。 TFIT では、電流波形データベースを元にして、左側の図に示すようなインバータ状態での電荷収集電 流波形を合成し、その波形を電流源として与えた時の電圧波形をSPICEで求める。mixed-mode TCAD 解析の電流電圧波形がTFIT計算でほぼ再現できていることが分かる。Ⅲ-2-I-③-(2)-図1)-4-10は、 両者の電圧波形から求まるパルス幅(電位変動が Vdd/2 以上になっている時間幅と定義)を条件振りを して比較したものである。nMOS入射の場合にTFIT計算値がやや過小評価の傾向が見られるが、10% 程度の差にとどまっている。従って、hp78nm 世代においても、hp130nm 世代における評価手法を踏襲 することでチップレベルのソフトエラー率見積りをほぼ問題なく実施できるものと考えられる。





Ⅲ-2-I-③-(2)-図 1)-4-10: INV セルの nMOS 入射の場合(左図)および pMOS 入射の場合(右図) における SET パルス幅の TFIT 計算値と mixed-mode TCAD 計算値との比較。イオンが拡散層中央 に垂直入射した場合。イオンが入射しない側のトランジスタのチャネル幅は x1(標準幅)と x5(標準幅 の 5 倍)、負荷容量 C は 6fF と 30fF、LET は 0.028~0.16pC/ μ m。入射位置(DX)に関する条件振り をしていないのは、TFIT で波形出力可能なのが拡散層中央垂直入射条件のみのため。

1)-5 デバイススケーリングが SET パルス幅に与える影響の分析

hp130nm および hp78nm 世代での電荷収集過程の TCAD 解析が可能となったので、両者のデバイ ス構造の違いが SET パルス幅にどのように影響するかを検討することができる。本来は、例えば INV セ ルにおける SET パルス幅(Ⅲ-2-I-③-(2)-図 1)-5-1 左図)の変化を見るべきであるが、ここでは、端子 電位固定のトランジスタ構造における電荷収集電流波形の波形幅(tccと表記する)の変動について検討 する。tcc で評価する方が、計算量が少なくて済み、また、Ⅲ-2-I-③-(2)-図 1)-5-2 に示すように SET パルス幅と tcc(電荷収集電流が 0.1mA 以上である時間幅と定義)とは強い相関があり、tcc は SET パル ス幅の良い指標となるからである。

今回は、典型的なイオン入射条件として、nMOS 拡散層垂直入射で LET が 50fC/ μ m のケースを選んで解析を行った。III-2-I-③-(2)-図 1)-5-3 は拡散層に収集される電流波形を hp130nm と hp78nm とで比較したものである。hp78nm の方は電流波形の裾が長く、電流波形幅 tcc の顕著な増加が見られる。hp130nm の tcc の倍以上になっていて、hp78nm の tcc 値を 100%とした時の増加割合は 56%である。tcc のこの大きな違いは、hp78nm では寄生バイポーラ効果が強くなっていることに起因する。以下では、デバイス構造のどのような違いが tcc 増大に寄与しているかについて分析した結果[-2- - -(2)-文献 1)-8]について述べる。

hp78nm ではゲート長が短くなるため、寄生バイポーラ素子のベース長が短く、それだけバイポーラ動 作が助長されることになる。hp78nm のトランジスタ構造をベースにして、ゲート長を hp130nm でのゲート 長まで広げ、チャネルプロファイルも hp130nm のものに差し替えた構造における電荷収集電流波形をIII -2-I-③-(2)-図 1)-5-4 に点線で示す。元の hp78nm の構造の場合との tcc の差は約 7%で、ゲート長 などに起因する tcc 増加効果は意外に小さいことが分かる。

III-2-I-③-(2)-図 1)-5-5 は、hp78nm のトランジスタ構造を元に活性領域のサイズを変えた場合の tccの変化を示したものである。活性領域サイズが小さくなると、チャネルに滞留して寄生バイポーラ効果 を引き起こす正孔が基板に逃げにくくなるため、tcc は次第に増加する。hp78nm での活性領域サイズよ り小さくなると一転して減少傾向となるが、これは、拡散層の中央に垂直に走っているイオントラックの周 囲に、ガウス型の関数(標準偏差σ)の分布形で発生させている電荷の中で、発生位置が STI 領域に入 ってしまって無視される割合が増加するためと推測している。全体的には tcc の活性領域サイズ依存性 はそれほど強くはなく、hp130nm における活性領域サイズの場合との tcc 差は 7%程度である。



Ⅲ-2- I-③-(2)-図 1)-5-1: SET パルス幅(左図)および電荷 収集電流波形幅 tcc(右図)。



Ⅲ-2- I-③-(2)-図 1)-5-2: INV セ ルにおける SET パルス幅とtcc との 相関関係。



より強い影響があったのは STI 深さの違いで、Ⅲ-2-I-③-(2)-図 1)-5-6 に示すように tcc 差は 16% であった。STI が深くなると、正孔がチャネルからウェルコンタクトへ抜けるパスが長くなって抵抗が増大し、寄生バイポーラ効果が強まっているものと考えられる。今回解析に用いた構造では hp78nm の構造の方が深い STI になっているが、一般的には世代が進むと次第に浅くなるものと考えられ、寄生バイポーラ効果を抑制する要因として働くことになる。

最後に、tccのpウェルコンタクト幅に対する依存性の評価結果をⅢ-2-I-③-(2)-図1)-5-7に示す。 hp130nmにおけるコンタクト幅の場合とのtcc差は24%で、今回の構造においてはコンタクト幅の影響が 最も大きかった。コンタクト下部の抵抗が変調されて寄生バイポーラ効果が増大しているものと考えられ る。





Ⅲ-2-I-③-(2)-図 1)-5-6: hp78nm nMOS 構造における、tcc の STI 深さ依存性。

Ⅲ-2-I-③-(2)-図 1)-5-7: hp78nm nMOS 構造における、tcc の p ウェルコンタクト幅依

Ⅲ-2-I-③-(2)-図 1)-5-8 に示すように、hp130nmとhp78nm でのtccの差は、ここまで検討してきた 要因によってほぼ説明できる。今回の構造では正孔の排出能力に影響する構造パラメタの影響度が高 いことから、ウェルコンタクトまでの抵抗を下げることでtccの増加を抑制できるものと予想される。Ⅲ-2-I-③-(2)-図 1)-5-9 は、(a)ウェルコンタクト下、および、(b)STI下の領域の不純物濃度を上げていった 場合のtccの低減効果を示したもので、ウェルコンタクト幅の影響度が強い今回の構造においては、コン タクト下を高濃度化する方がより効果的という結果であった。



Ⅲ-2- I-③-(2)-図 1)-5-8: hp130nm 世代 とhp78nm 世代における tcc 差の要因。



Ⅲ-2-I-③-(2)-図 1)-5-9: p ウェルおよ びコンタクト近傍を高濃度化した場合の tcc 変化。

本節の解析の TCAD 計算は、幅 4 µ m 奥行き 3 µ m の解析領域で実施されたもので、hp78nm にお ける寄生バイポーラ効果が少し過大評価されている。しかし、将来の世代において寄生バイポーラ効果 が顕在化した場合に、デバイス寸法や不純物プロファイルの見直しによって正孔排出効率を向上させ、 SET パルス幅を削減できる可能性があることは示唆されている。

1)-6 SPICE を用いない SET パルス幅推定モデルの開発

TCAD で算出した電荷収集電流波形データベースを使って、INV セル等のプリミティブセルにおける SET パルス幅やパルス発生率を評価するために、TFIT をこれまで用いてきた。このツールではパルス幅

算出のために内部で SPICE を呼び出すため、SPICE のセルライブラリが必要になる。セルライブラリが完備されている世代においては各種セルにおけるパルス発生率を評価できる強力なツールであるが、将来世代の SET 見積りを行う場合には、SPICE ライブラリを要する点が障害となる。仮想的なセルライブラリを構築することは可能であろうが、ライブラリの不備によって将来トレンドを見誤る懸念もあるため、今回は SPICE を用いないで SET パルス幅の推定を行い、将来世代におけるパルス幅分布や回路誤動作率の予測につなげることとした。ここでは、INV セルにおいて発生する SET パルス幅を、単純化したモデルで、少数のパラメタ使って推定する手法[22-2-2-(2)-文献 1)-9]について述べる。

Ⅲ-2-Ⅰ-③-(2)-図 1)-6-1 に、INV セルの nMOS 拡散層の中央にイオンが垂直入射した場合の電 荷収集電流波形と出力電圧波形をmixed-mode TCAD 解析で求めた例を示す。電流波形は、初期のピ ークの後にほぼ一定の電流値をしばらく保っている。この間、出力電位もほぼ 0V を保っているので、電 荷収集電流は pMOS からの供給電流(ほぼ駆動電流=Ion*W に等しい)とつり合っている。そして、電荷 収集電流がそこから減衰しはじめると、出力電位が回復しはじめる。Ⅲ-2-Ⅰ-③-(2)-図 1)-6-2 左図に 示されているように、pMOS のチャネル幅 W を変えて供給電流を変化させると、それに応じて電流波形 の平坦部分の電流レベルが増減する。その電流レベルは、pMOS の駆動電流にほぼ一致している(右 図)。また、左図において、平坦部から電流波形が減衰してゆく部分の波形は、単体 nMOS 構造におい て、電位固定条件で計算された電荷収集電流波形に近くなっている。このような特徴があるため、nMOS 単体構造で計算された電荷収集電流が pMOS の駆動電流を上回っている時間幅が SET パルス幅の良 い指標になると指摘されている[-2- - -(2)-文献 1)-10]。Ⅲ-2-Ⅰ-③-(2)-図 1)-6-1 右図の電圧 波形に示したように、負荷容量 C が小さい条件ではそれでほぼ問題はないが、容量が大きい場合には それに見合った電位回復時間が必要になっている。以下に述べるパルス幅推定モデルは、電荷収集 電流が pMOS の駆動電流を上回っている時間幅をベースにして、上記のような点について精緻化を図 ったモデルとなっている。



Ⅲ-2-Ⅰ-③-(2)-図1)-6-1:典型的な電荷収集電流波形(左図)と電圧パルス波形(右図)。



Ⅲ-2-Ⅰ-③-(2)-図1)-6-2: INV セルにおける電荷収集電流波形(実線)とnMOS 単体トランジス タ構造における電流波形(点線)との比較(左図)、および、平坦部の電荷収集電流値(点)と SPICE モデルによる pMOS 駆動電流値(実線)との比較(右図)。



Ⅲ-2-Ⅰ-③-(2)-図1)-6-3は、単体 MOS 構造で求めた電荷収集電流波形を元にパルス幅を求める 手順の概略を示したものである。まず、単体 MOS 構造における電荷収集電流波形が pMOS の駆動電 流にまで減衰する時刻 T2 を求める。この時刻から出力電位が回復するものとするが、回復時間は負荷 容量 C に依存する。そこで、この時刻以降しばらくは pMOS からの供給電流はほぼ駆動電流を保つもの と仮定して、これと収集電流との差分による電荷量が C・Vdd/2 に達する時刻 T1 を SET パルスの終端 時刻とする。パルスの開始時刻は、イオンが拡散層を通過するような条件ではイオン入射時刻としてもあ まり問題はない。しかし、イオンが拡散層から離れた位置に入射して電荷が徐々に収集されるような条件 においては、電圧が Vdd/2 だけ降下するまでの時間が無視できなくなる。ここでは、あまり正確な見積り とは言えないが、収集電流と pMOS 駆動電流との差分による電荷量が C・Vdd/2 に達する時刻 T0 をパ ルスの開始時刻としている。このようにして、パルス幅の推定値 T1-T0 を求める。

細かい補正として、まず、先の説明では、単体 MOS 構造での収集電流波形の裾が INV セルでの波 形と同じという前提だが、実際には、III-2-I-③-(2)-図 1)-6-2 左図のように、単体 MOS 構造での収集 電流波形を少し時間軸方向に引き延ばした方が良く合う。これは、インバータの状態では、出力電位の 低下によって電子の収集が抑制されており、拡散層近傍に残った電子の一部が遅れて収集される効果 があるためと推測される。そこで、今回は、T2 および T1 の算出において、電流波形を時間軸方向に

1.15 倍している。また、T0 から T2 までの電荷収集電流波形から pMOS 駆動電流を差し引いた部分の 電荷量が C・Vdd/2 に満たない場合は、出力電位が 0V 近くまで下がらないという想定で、パルス幅の推 定値を縮小する方向の補正を行っている。

Ⅲ-2-I-③-(2)-図 1)-6-4 は、hp78nm の INV セルにおいて、パルス幅の推定モデルによって計算 されたパルス幅と TCAD 解析で得られたパルス幅とを比較したものである。LET、イオンが入射したのと 反対極性 MOS のチャネル幅 W、負荷容量 C、イオンの垂直入射位置を変えたものをまとめて示してい る。また、pMOS 拡散層入射の場合の計算結果も含めている。一部、パルス幅推定モデルで求めたパル ス幅が過小評価気味になる条件があるが、概ね TCAD 計算によるパルス幅と良く合っていることが分か る。パルス幅推定モデルによる推定精度が劣化する要因は主に二つある。一つは、電位変動が Vdd/2 近辺となる条件では、TO の導出方法が不正確などの理由により推定精度が悪くなりやすいことが挙げら れる。また、Wが大きい条件では電位を回復させる電流レベルが高いが、電位回復中にこの電流レベル が低下するために推定精度が落ちる場合があることが分かっている。

Ⅲ-2-I-③-(2)-図1)-6-5からⅢ-2-I-③-(2)-図1)-6-8までは、hp78nmのINVセルのnMOS側 にイオンが垂直入射した場合における、SET パルス幅の各種パラメタ依存性を示したものである。実線 がパルス幅推定モデルを用いた計算結果で、点は mixed-mode TCAD による解析結果を表している。 Ⅲ-2-Ⅰ-③-(2)-図 1)-6-5 左図は W が標準幅の場合の LET 依存性を、いくつかのイオン入射位置に ついて示しており、TCAD 解析をほぼ再現できている。W が大きい場合(右図)では、先に述べたような理 由で少し過小評価の傾向が見える。Ⅲ-2-Ⅰ-③-(2)-図 1)-6-6 は DX 依存性を示している。LET が 0.10pC/μm 以上ではかなり離れた位置にイオンが入射したケースでもパルスが観測されるようになるが、 これは寄生バイポーラ効果によるものである。Ⅲ-2-Ⅰ-③-(2)-図1)-6-7 に示すW 依存性では、W が増 加して駆動電流レベルが増加するに従って電位回復の開始時間が早くなってパルス幅が減少する。左 の拡散層中央入射条件では、パルス幅算出の元になる電流波形が初期のピークを有しており、パルス 幅の減少は徐々に進行するが、拡散層から離れた位置に入射する場合には、初期の電流ピークが細 い、もしくは消失しているため、ある駆動電流レベルに達すると急激にパルス幅が短くなる。Ⅲ-2-Ⅰ-③ -(2)-図 1)-6-8 に示すように、負荷容量依存性は、ここで計算した容量値の範囲では小さい。負荷容量 が増えると電位回復に要する時間が増加するためパルス幅は増加傾向であるが、イオンが拡散層から 離れた位置に入射する右図のようなケースでは、電荷収集電流が時間的に徐々に増加するような波形 であるために、電位が Vdd/2 だけ降下するために要する時間の容量依存性が表れてきて、やや減少傾 向を示す。電位がVdd/2だけ変動することができなくなるとパルス幅は0になるが、パルス幅推定モデル では、その近辺でのパルス幅減少が TCAD 解析よりも急峻である。 先に述べた通り、このあたりの条件で の推定精度が高くないことが表れている。



Ⅲ-2-Ⅰ-③-(2)-図1)-6-5: SET パルス幅のLET 依存性。W が標 準幅の場合(左図)および標準幅の5倍の場合(右図)。



hp78nm

Ⅲ-2-Ⅰ-③-(2)-図 1)-6-6: SET パルス幅の DX(入射位置) 依存性。



Ⅲ-2-I-③-(2)-図1)-6-7: SET パルス幅のW依存性。DX=0.0(左図), 0.1(中央図), 0.2 µm(右図)の場合。W=1はINV セルでの標準幅を表す。



Ⅲ-2-I-③-(2)-図 1)-6-8: SET パルス幅の C(負荷容量)依存性。DX=0.0(左), 0.2 µm(右)の場合。

このように、条件によっては推定精度が落ちる部分もあるが、概ね TCAD 計算によるパラメタ依存性 の特徴を再現できていると言える。この手法は、TFIT と同様に、単体 MOS 構造における電荷収集電流 波形を出発点としている。TFIT では、その波形(データベース)を元に、インバータ等のセルの状態での 電流波形を合成し、SPICE を用いてパルス幅を算出しているが、今回の推定手法は、波形合成を省略 し、Vd=Vdd の電荷収集電流波形から直接パルス幅を計算する簡易手法になっている。このため、TFIT で用いる電流波形データベース構築に必要な、Vd に関する条件振りが不要となり、事前に実施する TCAD 解析の負担が少ないという利点がある。

1)-7 パルス幅推定モデルを用いた SET パルス幅分布計算手法

前節では、イオンの入射位置や LET などの条件を与えてパルス幅を算出するモデルについて説明 したが、ロジックセルにおける誤動作率を評価するためには、イオンの発生・入射確率を加味して、パル ス幅の発生率分布を求める必要がある。TFIT において、この部分の処理方式に関する情報は開示され ていないが、ほぼ、ここで説明するものと同じ計算方式を採用しているものと考えている。具体的には、イ オンが入射することにより、あるしきい幅 τ_{th}以上の幅のパルスが発生する領域(感応領域)を考え、感応 領域内を通過するイオンの発生率を見積もることでパルスの発生率を算出する。感応領域の大きさは LET に依存するため、LET を区間分割し、それぞれの区間で感応領域サイズを求めてパルス発生率(イ オン入射確率)を見積り、各区間のイオン発生率で重み付けして積算することによって最終的なパルス 発生率を導出する。ここで求まる発生率は、しきいパルス幅 τ_{th}以上の幅のパルス発生率で、τ_{th}をずら しながら同様の計算を行うことにより、パルス幅の発生率分布を知ることができる。

まず、感応領域の見積りにおいては、感応領域を矩形領域として導出する。矩形領域の横幅に関しては、Ⅲ-2-I-③-(2)-図 1)-7-1 の実線に示すような、垂直入射条件における入射位置と発生パルス幅との関係を、パルス幅推定手法を使って求めた後、しきいパルス幅τ_{th}の幅のパルスが観測される位置(拡散層からの距離 D とする)を求める。D は、拡散層からの方向によって本来は異なるはずであるが、ここでは STI 領域方向で求めた値のみを用い、拡散層サイズを四方に D だけ拡張した領域を xy 面内の感応領域サイズとする。

感応領域の深さに関しても、水平入射条件について同様のことを行えば良いが、水平入射条件では パルス幅が拡散層からの距離に対して単調減少とならず、図に破線で示したように最大値を持つような 分布となる場合がある。これは、イオン入射深さが STI 深さよりも浅いケースでは電荷発生領域が活性領 域内に限定され、発生電荷量が深い入射条件よりも小さくなることによる。そのような場合には、パルス 幅がτ_{th}以上となる区間の幅を感応領域の実効的な深さとして用いる。水平入射条件においても、入射 方向によって本来深さが変わってくるが、今回はゲート長方向の入射条件で算出される値を用いた。

パルス幅の入射位置依存性を求めるためには、垂直および水平のイオン入射条件において、単体 MOS 構造における電荷収集電流波形を、LET と入射位置を振って予め TCAD 計算してデータベース 化しておく。そして、必要なLET および入射位置での収集電流波形を補間操作によって求め、パルス幅 の推定モデルを適用する。

感応領域サイズが分かれば、その領域内に二次イオンが入射する確率を算出できる。ここでは、簡単のため、二次イオンは基板内から等方的に飛び出てくるものと仮定し、入射確率はイオン発生点から見た感応領域の平均的な立体角に比例するものとして見積もった。平均的な立体角は、一辺 L(ここでは 2µm とする)の立方体内部の直交格子点位置にイオン発生点をとって算出した(Ⅲ-2-I-③-(2)-図 1)-7-2)。感応領域サイズが拡散層サイズに対して横方向にも深さ方向にも同じだけ広いと仮定した場合のイオン入射確率計算例をⅢ-2-I-③-(2)-図 1)-7-3)に示す。



各 LET 区間毎にイオンの感応領域への入射確率が判れば、これに、対応する LET 区間のイオン発 生率を加味することで τ_{th} 以上の幅のパルス発生率を求めることができる。イオンの発生率は、宇宙線 中性子と基板原子との核反応現象を解析することによって得られる。例えば、PHITS[-2- - -(2)-文献 1)-11]コードなどを利用して算出できるが、ここでは、Ⅲ-2- I-③-(2)-図 1)-7-4に示したようなイオ ン発生率分布を用いた。

Ⅲ-2- I-③-(2)-図1)-7-5は、τ_{th}以上のパルス発生率を20ps刻みで算出し、その差分から各パルス幅区間でのパルス発生率をプロットしたものである。左図に示すように、hp130nm, hp78nm のいずれにおいても、TFIT により求めた発生率分布をほぼ再現できている。また、右図に示した hp130nm の pMOS 起因のパルス成分についても分布傾向をよく再現できていることが分かる。



Ⅲ-2-I-③-(2)-図 1)-7-4:平
均 LET がしきい値(LETth)以
上のイオン発生率分布例。

Ⅲ-2-I-③-(2)-図 1)-7-5:パルス幅推定モデルを用いて算出 されたパルス幅分布(折線)とTFIT 計算値(棒)との比較。左図は hp130nm および hp78nm の INV セルにおけるパルス発生率分 布。右図は hp130nm において pMOS 起因成分(赤)も併せて示し たもの。

1)-8 SET 起因の誤動作率のトレンド予測とフィルタ回路による誤動作率低減効果の検討

前節に示したパルス幅の発生率分布の導出手順により、hp22nm までの発生率分布の導出と、SET 起因の誤動作率のトレンド予測を試みた。hp22nm では非バルク構造への移行が予想されるが、ここで はバルク構造を前提とした見積りを行っている。hp56nm までは、実際のプロセスレシピとレイアウトに沿

ってデバイス構造を構築し、hp45nm 以降は hp78nm で用いたデバイス構造をベースに寸法を縮小した 仮想デバイス構造を用いた。仮想デバイス構造における寸法スケーリングは、hp130nmからhp56nmまで の実デバイスの寸法縮小を参考に、III-2-I-③-(2)-表 1)-8-1 に示すように決めた。不純物分布に関 しては、オフリーク電流が同程度に抑えられる程度にチャネルを高濃度化し、S/D 接合深さは寸法縮小 と同じ比率で縮小した。電源電圧は ITRS のトレンドに沿って低電圧化し、オン状態の駆動電流値を決 めるために必要な飽和電流も ITRS のトレンドに沿って変わるものと仮定した。これらの条件下でデバイ 構造を構築し、TCADによる単体 MOS構造における電荷収集電流波形データベースの構築、パルス幅 推定モデルに基づく SET パルス発生率分布の算出を行った。

Ⅲ-2-Ι-③-(2)-図 1)-8-1 に INV セルにおける hp22nm までの SET パルス発生率分布を示す。以降では、パルス発生率分布として、横軸にパルス幅の閾値をとり、その閾値以上の幅のパルス発生率を縦軸としたプロットを示す。パルスの発生率を右側から積算した累積の発生率となるので、左肩上がりのラインとなる。パルス幅分布のおおまかな変化傾向は以下のようにまとめられる。

- (1) まず、hp130nmからhp78nmでは、特に幅の短いパルスの発生率が下がる。その状況を詳しく調べるために、nMOS入射の場合に20ps以上のパルスを発生させる感応領域のサイズ(横幅)をⅢ-2-I-③-(2)-図1)-8-2に示す。LETが大きい領域ではhp78nmの方の感応領域サイズが大きくなるものの、この領域では二次イオンの発生率が小さいために寄与が小さい。LETが低い場合はhp78nmの方が、感応領域サイズが小さくなっており、これは拡散層の面積縮小によるところが大きい。このため、hp78nmの方が、イオン入射確率が低下してパルス発生率が下がっている。
- (2) hp78nmからhp45nmにかけては全体的にパルス発生率が増加してゆく。これは、寄生バイポーラ効果が顕著になって電荷収集電流波形の裾が延びるためである。その結果、Ⅲ-2-I-③-(2)-図1)-8-2に示すように、感応領域サイズが増加傾向を辿り、パルス発生率が増大する。
- (3) hp45nm 以降はパルス発生率分布があまり大きくは変わらなくなる。これは、寄生バイポーラ効果が 際限なく強くなるものではないことを示している。Ⅲ-2-I-③-(2)-図 1)-8-3 にソースからの正孔排 出量の推移を赤線で、正孔がソースに抜ける際の電位障壁高さ(ソース電極での正孔電流が比較 的大きい t=30ps での値)の推移を黒線で示す。世代が進んで寄生バイポーラ効果が強くなると、電 位障壁が下がるためにソースから正孔が排出されるようになる。これによって寄生バイポーラ効果が 頭打ちになっていると考えられる。INV セル状態では電荷収集ノード(ドレイン)電位が低下するため、 正孔がドレイン側へも抜ける可能性がある(そうなると、パルス幅を縮小させる効果がある)が、 mixed-mode 解析においてドレイン電圧はほとんどの時間帯で 50mV 以上を保っているため、ドレイ ンでの正孔収集は少ないことが分かっている。



さて、どの程度の幅のパルスがどのくらい発生するかがわかれば、そのセルに関する SET 起因の誤動作率は、下に示す式でだいたい推定できる。

(誤動作率) =
$$\sum (パルス発生率) \cdot \frac{(パルス幅) - \tau_{\min}}{(クロック周期)} \cdot LD$$

3 つの項を掛け合わせたものを合算する形になっているが、この 2 番目の項は、SET パルスが到達した flip-flop 等でラッチされる確率を表していて、time derating と呼ばれる項である。より単純には(パルス 幅)/(クロック周期)となるが(但し最大値 1)、クロック信号が入ることで flip-flop が誤った入力信号をラッチ してしまう時間幅(いわゆる、window of vulnerability)は必ずしもパルス幅全域ではない。ここでは、 flip-flop でラッチ可能な最小のパルス幅(τ_{min})だけ差し引いて評価する(但し、最小値 0)こととした。実際 には、ある程度長いパルス幅になると window of vulnerability がほぼパルス幅に等しくなってくるため、よ り精密なトレンド予測を行うために評価方法を改善する余地はある。3 番目の項(LD)は、SET パルスが flip-flop まで到達する確率を表していて、logic deratingと呼ばれる。flip-flip までの伝播経路上の論理ゲ ートにおいて、他の入力信号の状態によってはパルスがマスクされる効果を考慮するためのものである。 SET パルスが発生したセルと flip-flop との接続状況によって変わってしまうが、ここでは、平均的な到達 確率を想定して固定値として扱う。パルス伝播時の波形鈍りなども本来は考慮すべき事項であるが、今

回は上に示した単純な式で誤動作率を見積もることにする。

上式において、クロック周期と LD を固定値と考えると、セルレベルで評価可能な、SET 起因の誤動 作危険度の指標値として、1番目の項と2番目の項の分子の積を合算した量を用いることができる。この 量は、ある時間内において、クロック信号が入ることで誤動作を起こす状態にあるトータル時間を表すも ので、トータル感応パルス幅と呼ぶことにする。この量を評価しておけば、動作周波数、搭載ゲート数、 LD 値を決めることでチップレベルの誤動作率に換算可能である。

トータル感応パルス幅は、III-2-I-③-(2)-図1)-8-4の挿入図に示したように、累積のパルス発生率 分布の τ_{\min} 以上の区間の面積として求めることができる。III-2-I-③-(2)-図1)-8-4 は hp130nm から hp22nm までのトータル感応パルス幅の推移を示したものである。この図では、1e9 時間(11.4 万年)内に 誤動作を起こす状態にあるトータル時間を示している。従って、動作周波数が1GHz であれば、縦軸を 1ns で割ったものが FIT 単位の誤動作率となる。なお、トータル感応パルス幅の算出に必要な τ_{\min} に関 しては、hp130nm において SPICE 計算で求めた、flip-flop における概算値(60ps)を元に、以降の世代で は ITRS で予想されているゲート遅延の減少割合に比例して減少させている。hp45nm まではトータル感 応パルス幅は増加の一途を辿るが、それ以降は、寄生バイポーラ効果が飽和してパルス発生率が増え なくなることと、 τ_{\min} の減少率が低下することによって、ほぼ横ばいという結果になった。

チップレベルの SET 起因の誤動作率のトレンド予測としては、2002 年に Shivakumar らが高性能プロ セッサを題材に行った例があるが[-2- - -(2)-文献 1)-1]、これにならって誤動作率の見積りを行っ た結果をIII-2-I-③-(2)-図 1)-8-5 に青線で示す。SET パルス幅の発生率分布はセルによって多少異 なるが、ここでは全て INV セルで代表されるものと仮定して評価した。hp130nm から hp78nm では、ほぼ Shivakumar らのトレンドに近い変化であるが、hp45nm までの増加トレンドが急になっている。これは、寄 生バイポーラ効果による電流波形変化が TCAD 計算によって取り込まれていることが効いている。 hp45nm 以降は、トータル感応パルス幅は横ばいであるが、寸法縮小に伴って搭載ゲート数が増加する という想定であるため、その分だけ誤動作率が増加している。

より現実的な前提条件における誤動作率トレンドを導出するためには、チップに搭載されるロジックゲート数と動作周波数についての見積もりが必要になる。ここでは、独立行政法人 新エネルギー・産業技術総合開発機構(NEDO)によって策定されている技術戦略マップ[-2- - -(2)-文献 1)-12]で示されているロードマップを参考にして、下に示す近似式で見積もることにした。

搭載ゲート数: 12Mgate
$$\cdot \left(\frac{75}{\mathsf{node}(\mathsf{hp})}\right)^2$$
動作周波数: 400MHz $\cdot \left(\frac{75}{\mathsf{node}(\mathsf{hp})}\right)^{0.8}$

参考までに、ロードマップに示された値と上式によるトレンドラインをⅢ-2-I-③-(2)-図 1)-8-6 に示 す。このトレンドを用いた誤動作率の解析とともに、SET パルスのフィルタリングの効果についても検討を 行った。フィルタ回路はⅢ-2-I-③-(2)-図 1)-8-7 に示すようなものを想定し、これにより、ある幅以下の パルスを除去することができる。パルス発生率分布から分かるように、SET パルス幅は高々100ps 強であ るので、こうしたフィルタ回路を flip-flop の直前に追加することで誤動作率を効果的に低減できるものと 期待できる。

Ⅲ-2- I-③-(2)-図 1)-8-8 に、パルスのフィルタリングによってトータル感応パルス幅がどのように変 化するかを示す。世代が進むにつれて幅の長いパルスの発生率が次第に増加する傾向であるために、 フィルタリングの効果が小さくなってくるが、hp56nm 世代以降においても、150ps 前後以下のパルスを除 去することにより、トータル感応パルス幅を1~2 桁低減できることが分かる。

Ⅲ-2-Ⅰ-③-(2)-図 1)-8-9 は、トータル感応パルス幅と、搭載ゲート数・動作周波数のトレンドから計算された、チップ当たりの SET 起因の誤動作率トレンドである。logic derating は 0.1 と仮定した。また、パルス幅分布は INV セルのもので代表させている。フィルタ回路を用いない場合には、hp22nm 世代での誤動作率が 100FIT に達する。フィルタリングを行うことによって、誤動作率を1~10FIT/chip 以下に抑えられることが分かる。ここで、最も想定動作周波数の高い hp22nm 世代でも周波数は約 1GHz(クロック周期 1ns)であるので、100ps 強の遅延であれば許容しうる範囲と考えられる。



Ⅲ-2-I-③-(2)-図 1)-8-6: SoC 搭載ゲート数 と動作周波数のトレンド。



Ⅲ-2-I-③-(2)-図 1)-8-7: SET パルス のフィルタリング回路。



ここまで示した誤動作率のトレンド予測は hp56nm のパルス幅実測前に実施されたもので、寄生バイ ポーラ効果が顕在化するという TCAD 解析結果を反映したものとなっている。しかしながら、hp56nm の 実測結果によれば、温度依存性が小さいこと、pMOS 起因の成分が nMOS 起因成分と同等程度あること から、寄生バイポーラ効果は弱いと推測される。III-2-I-③-(2)-図 1)-8-10 は hp56nm 世代の npn バイ ポーラトランジスタ(n+拡散層-pウェル-deep nウェル)のエミッタ接地電流増幅率を TCAD 解析したも のであるが、実測の増幅率よりも大きい。このことは、pウェル濃度が過小、ないしは n+濃度が過大といっ た事由により、TCAD 解析において寄生バイポーラ効果が過大評価となっている可能性を示唆する。

そこで、寄生バイポーラ効果が無視できる場合の誤動作率予測を試みた。寄生バイポーラ効果が弱

ければ、拡散層外にイオンが入射した条件での電荷収集はキャリアの拡散によって起きるため、収集電流は拡散層サイズに依存すると予想される。ここでは、簡単のために拡散層中央入射の場合も含めて、 電荷収集電流波形の電流値を拡散層寸法に比例して減少させることで仮想的な電荷収集電流波形デ ータベースを作成し、誤動作率の評価に使用することとした。元の電流波形は hp130nm のものを用いる。 この世代では、III-2-I-③-(2)-図 1)-8-2 に示すように、寄生バイポーラ効果による感応領域サイズの 顕著な増大が見えておらず、寄生バイポーラ効果がほぼ無いものと考えられる。元となる hp130nm の電 流波形データベース、および hp56nm 向けに上述の手順で構築した仮想電流波形データベースを用い て計算されるパルス発生率分布を実測値と比較したものがIII-2-I-③-(2)-図 1)-8-11 である。分布形 をある程度再現できていることが分かる。



Ⅲ-2- I-③-(2)-図 1)-8-10: npn バイポーラトランジスタ構造 の電流増幅率の評価。

Ⅲ-2-I-③-(2)-図 1)-8-11: hp130nm(左)および hp56nm(右)に おけるパルス発生率分布の実測とパルス幅推定モデルによる計 算との比較。hp56nmの方は、仮想電流波形データベースを用 いた場合。

hp22nm 世代までの仮想電流波形データベースを構築して導出されたパルス発生率分布をⅢ-2-I -③-(2)-図 1)-8-12 に示す。この場合は、世代が進むにつれてパルス発生率がほぼ一貫して減少して ゆく。Ⅲ-2-I-③-(2)-図 1)-8-13 に緑線で示すように、チップ当たりの誤動作率の増加は緩やかとなり、 hp22nm 世代においても数 FIT/chip である。この世代ではⅢ-2-I-③-(2)-図 1)-8-12 に見られるように パルス発生率が減少しているので、40ps 程度以下のパルスをフィルタ回路で除去すれば 1FIT/chip 以 下の誤動作率を実現できる。





将来世代において、寄生バイポーラ効果が抑えられるようなトランジスタ設計が可能であれば、ここに 示したように SET 起因の誤動作率の増加はかなり抑えられる。仮に、寄生バイポーラ効果が顕在化した 場合においても、150ps 前後以下のパルスをフィルタ回路で除去することで 1~10FIT/chip 以下の誤動 作率を達成できる見込みである。

1)-9 まとめ

100ps 以下のパルス検知が可能な新規パルス検出回路を用いて、高エネルギー中性子照射試験に よる、hp130nm および hp56nm における SET パルス幅分布測定を実施し、パルス幅分布の形は概ね SPICE ベースの評価ツールによる予測と一致することが示された。但し、hp56nm においては、温度依存 性や拡散層サイズ依存性から寄生バイポーラ効果が事前予測に反して弱いことが推察された。この実 測により、SET 起因のパルス幅は高々100ps 強であることが実証され、フィルタ回路による対策が効果的 であることが示された。

SPICE ベースの評価ツールを利用した、セルレベルのパルス発生率評価が hp78nm 世代においても 有効に機能するかを検証するために、この世代における電荷収集電流波形データベースの構築を行っ た。これを用いたパルス幅の推定精度は実用上ほぼ問題ないことを確認した。また、デバイススケーリン グが SET パルス幅に与える影響についても分析し、寄生バイポーラ効果が顕在化してくると、パルス幅 が大きく増加することが示された。ウェルコンタクトまでの抵抗に関係するデバイス寸法(STI 深さやウェル コンタクト幅)がパルス幅に強く影響するので、これらの寸法やウェル濃度の最適化によって抵抗を下げ、 パルス幅を低減できる可能性があることを示した。

SPICE ベースの評価ツールは SPICE ライブラリが完備された世代においては強力なツールであるが、 将来トレンド予測には必ずしも適していないため、SET 起因の誤動作率のトレンド予測に向けて、SPICE を用いない SET パルス幅推定モデルを開発した。仮想デバイス構造を構築し、TCAD 解析によって電 荷収集電流波形データベースを作成して、これをベースにパルス幅推定モデルを適用してhp22nmまで の誤動作率トレンド予測を行った。寄生バイポーラ効果が飽和することと、flip-flop のパルス感応速度の 飽和により、hp45nm 世代以降では固定動作周波数、単位ゲート数での誤動作率(トータル感応パルス 幅)は横ばい傾向となる。チップ当たりの誤動作率は hp22nm 世代で 100FIT に達すると予想された。し かし、パルス幅分布実測においては、hp56nm 世代において寄生バイポーラ効果が顕在化しないという

結果であったため、寄生バイポーラ効果が無視できる想定の下で構築した仮想電流波形データベース を用いて誤動作率トレンドの試算を行い、この場合はhp22nm世代での誤動作率は数FIT/chipにとどま ると予想された。

将来世代において、仮に寄生バイポーラ効果が顕在化する状況となっても、SET パルスのフィルタリングによって150ps前後以下のパルスを除去することにより、MIRAI成果目標である、1~10FIT/chip以下の誤動作率を実現可能であることを示した。

参考文献

- [Ⅲ-2-I-③-(1)-文献 1)-1] P. Shivakumar et al., "Modeling the Effect of Technology Trends on the Soft Error Rate of Combinational Logic", Int. Conf. Dependable Systems and Networks, pp.389-398, 2002.
- [III-2-I-③-(1)-文献 1)-2] <u>http://www.iroctech.com/sol_eda_121.html</u>
- [Ⅲ-2-I-③-(1)-文献 1)-3] M. Hane et al., "Synthetic Soft Error Rate Simulation Considering Neutron-Induced Single Event Transient from Transistor to LSI-chip Level", SISPAD 2008, pp.365-368, 2008.
- [Ⅲ-2-Ⅰ-③-(1)-文献 1)-4] B. Narasimham et al., "On-chip characterization of single-event transient pulsewidths", IEEE Transactions on Device and Materials Reliability, Vol.6, pp.542-549, 2006.
- [Ⅲ-2-Ⅰ-③-(2)-文献 1)-5] T. Makino et al., "LET dependence of single event transient pulse-widths in SOI logic cell", IEEE Trans. Nucl. Sci., Vol.56, pp.202-207, 2009.
- [Ⅲ-2-I-③-(2)-文献 1)-6] B. Narasimham et al., "Neutron and alpha particle-induced transients in 90nm technology", 46th Annual International Reliability Physics Symposium, pp.478-481, 2008.
- [Ⅲ-2-I-③-(2)-文献 1)-7] H. Nakamura et al., "Measurement of Neutron-Induced Single Event Transient Pulse Width Narrower Than 100ps", IRPS 2010, pp.694-697, 2010.
- [Ⅲ-2-I-③-(2)-文献 1)-8] K. Tanaka et al., "Study on Influence of Device Structure Dimensions and Profiles on Charge Collection Current Causing SET Pulse Leading to Soft Errors in Logic Circuits", SISPAD 2009, pp.210-213, 2009.
- [Ⅲ-2-I-③-(2)-文献 1)-9] 田中 他, "インバータセルにおける Single-Event-Transient パルス発生 のモデリング",応用物理学会シリコンテクノロジー分科会, No.128, pp.44-49, 2010.
- [Ⅲ-2-I-③-(2)-文献 1)-10] V. F.-Cavrois et al., "Statistical Analysis of the Charge Collected in SOI and Bulk Devices under Heavy Ion and Proton Irradiation-Implications for Digital SETs", IEEE Trans. Nucl. Sci., Vol.53, No.6, pp.3242-3252, 2006.
- [III-2-I-③-(2)-文献 1)-11] http://phits.jaea.go.jp/indexj.html
- [III-2-I-③-(2)-文献 1)-12] <u>http://www.nedo.go.jp/roadmap/</u>