半導体機能性材料の高度評価基盤開発 (事後評価)分科会 資料 5-3

「半導体機能性材料の高度評価基盤開発」

事業原簿 【公開】

바다 기가 구대	独立行政法人新エネルギー・産業技術総合開発機構
担当部	電子・材料・ナノテクノロジー部

目次

概要

プロジェクト用語集

Ι.	事	₹業0	D位置付	・け・	必要	₹性(につ	·//`	T																
1	. N	EDC)関与の	必要	性・	制	度へ	のì	商合	計性		•••	•	•	•	•••	•	•	•	•	•	•		I -	- 1
	1.	1	NEDO	が関	与す	-3	こと	のテ	意豪	シ															
	1.	2	実施の	効果	(費	き用き	対効]果))																
2	•	事業	崔の背景	・目	的·	位間	置付	・け	•	•	•	•••	•	•	•	•••	•	•	•	•	•	•		I -	- 5
	2.	1	事業の	背景																					
	2.	2	事業の	目的	及び	意	義																		
	2.	3	事業の	位置	付け	ŀ																			
П.	石	肝究胃	昇発マネ	ジメ	ント	、に・	つい	って																	
1		事業	後の目標	•	• •	•	•••	•	• •	•	•	•••	•	•	•	•••	•	•	•	•	•	•		П -	- 1
2	•	事業	権の計画	i内容	•	•	•••	•	• •	•	•	•••	•	•	•	•••	•	•	•	•	•	•		П -	- 4
	2.	1	研究開	発の	内容	下及了	び全	体	スク	ァジ	ユ、	一儿	۔ بح م	予	算										
	2.	2	研究開	発の	実施	ī体i	制																		
	2.	3	研究の	運営	管理	1																			
	2.	4	研究開	発成	果の	実	用化	• -	事業	能化	に	句け	た	7	ネミ	ジメ	ン	\mathbb{P}	の	妥	当'	性			
3		情勢	勢変化へ	の対	応	•	•••	•	• •	•	•	•••	•	•	•	•••	•	•	•	•	•		Π		12
Ш.	石	肝究艮	 昇発成果	につ	いて	-																			
1		事業	養全体の	成果	•	•	•••	•	• •	•	•	•••	•	•	•	•••	•	•	•	•	•	•		Ш -	- 1
2	•	研究	的開発項	目毎	の成	、果																			
	2.	1	接合素	子を	含む	材	斜評	価月	丮酉	已線	Τ	ΕG	の	開	発	•	•	•	•	Ι	П -	- :	2.	1	-1
	2.	2	材料に	よる	金属	汚	杂、	応え	力景	》響	の言	評価	i方	法の	の厚	昇発		•	•	Ι	П -	- :	2.	2	-1
	2.	3	半導体	プロ	セス	全位	本を	考慮	割し	た	材制	計	価	基權	腔の)開	発		•	Ι	П -	- :	2.	3	-1
	2.	4	評価基	準書	•	•	•••	•	•••	•	•	•••	•	•	•••	•	•	•	•	Ι	П -	- :	2.	4	- 1
IV.	〕	ミ用イ	と・事業	化の	見通	ίl	につ) {\`	τ	•	•	•••	•	•	•	•••	•	•	•	•	•	•]	[V -	- 1
v.	成身	見資料	¥																						
	1	. 外	部発表	リスト	`	•••	•	•••	•	• •	•	•	• •	•	•	•	•••	•	•	•	•	•		\mathbf{V}	- 1
	2	. 特	許リス	F •	•	•••	•	•••	•	• •	•	•	• •	•	•	•		•	•	•	•	•		\mathbf{V}	- 3

VI. 参考文献 ・・・・・・・・・・・・・・・・・・・・・・・ VI-1

- (添付資料1) ナノテク・部材イノベーションプログラム基本計画
- (添付資料2) エネルギーイノベーションプログラム
- (添付資料3) ITイノベーションプログラム
- (添付資料4) プロジェクト基本計画
- (添付資料5)技術戦略マップ
- (添付資料6)事前評価書
- (添付資料7)パブリックコメント

概要

-		最終更	新日	平成 24 年 6 月	15日				
プログラム(又は	ナノテク・部材イノベーショ	ンプログラム							
施策)名	エネルギーイノベーションプ	゚ログラム							
プロジェクト名	「半導体機能性材料の高度評 開発」 プロジェクト	^{F価基盤} プロジ	ェクト番号	P09006					
			(五七 0 0 5						
担当推進部/担当	電士・材料・ナノテクノロシー 雪子・材料・ナノテクノロジー	·部	(平成23年 飯 (亚成22年	-4月~平成24¤ -4月~平成224	∓ 6 月現仕/ ᆍ 2 日∖				
者	電子・材料・ナノテクノロジー	·部 風1 /11	いい (千成22五) (平成21五)	- 4 月 ² 千 成 2 3 - 5 4 日 ~ 平 成 2 9 4	王3月) 王3月)				
	本技術開発により、回路の消	青電力低減に必要	要な配線形成用名	- <u>// / / / / / / / / / / / / / / / / / </u>	- ミハ/ のネックとなっ				
	ている微細環境下のナノレベ	ルでの材料間の	相互影響まで評価	可能な統合部材	開発支援ツール				
0. 争美の概要	を開発し、情報通信機器の高	機能化、低消費	電力等の要求を満	「たす半導体集積 国	回路用材料の開				
	発基盤技術を構築し、我が国	の材料メーカの	競争力を維持・強	社することを目的	内とする。				
	我が国の材料産業は、国際	約に高い技術力	と競争力を有し、	我が国の経済社	会の発展を支え				
	ているが、川下産業との取引	別のオーブン化に	「伴いユーザーと	の連携の希薄化が	が進行する一方				
	で、汎用的な材料技術はアン	ア諸国の技術回.	上によるキャッチ	トアッフか進行し 制作 お料創式 レ	ている。そのた				
	の我が国にのいて産子官を含わたい。など)を図ることで、次世代	の運営の強化()	川上川下の垂直2 我が国のイノベ-	= 汚、17 种創成と	加工の小十連携 ることが回堅の				
	課題となっている。								
	そこで本プロジェクトは、	「部材分野の技術	析戦略マップを 活	用し、将来の部	材の基盤技術の				
	方向性を見定めるとともに、	材料関係者だけ	でなく多様な連携	も(川上川下の 垂)	直連携、材料創				
I. 事業の位置付	成と加工の水平連携等)によ	る基盤技術開発	を支援することで	で、部材分野の技	術革新を促進す				
け・必要性に	ること」を目的としたナノテ	・ク・部材イノヘ・ ベーションプロ	ーションフロクラ	フム、我が国エネ。	ルキー供給の効				
ついて	半化に負9 るエイルイー1 / り 豊かな国民生活を実現する	ヘーションフロ・ シンションフロ・ 金が1	クラム及びIIの 国の経済活力の応	7利活用の床1に コトを図ることを	広人を凶り、よ 日的とすス↓T				
	イノベーションプログラムの	一環として実施す	当の経済れのP する。						
	また、本プロジェクトで取り扱う対象部材は半導体集積回路に用いる製造材料のかなりの範								
	囲を占めるため、一研究機関	又は一企業での	開発ではハードノ	レが高く、リスク	も大きい。この				
	ため、NEDOは、独自の材	料開発技術を持	った複数の産学の)科学的知見を結	集し、半導体集				
	積回路のフロントエンドから配線工程、パッケージ組立工程までの一貫したプロセス検証を行								
	うことにようし信頼住ののる ていくとともに 社会の共通	前日部内を提供	じさる評価基盤で の整備 提供を約	「唯立し、これを」	生未仅何へ紊り に其づき プロ				
	ジェクトを実施するものであ		」)(¹)(¹)(¹))(¹)))(¹))(¹))(¹))(¹)))(¹))(¹))(¹))(¹))(¹))(¹))(¹)))(¹))(¹))))))(¹))(¹)))(¹))(¹))(¹))(¹))(¹)))(¹)))(¹))))))(¹)))(¹)))))))(¹)))(¹))))))))))						
Ⅱ.研究開発マネジ	ジメントについて								
	半導体デバイス性能に直結す	。 る接合素子(p-r	n 接合、SiO,-Si 打	会)の性能・信	頼性まで含				
	め、半導体製造プロセス全体を俯瞰して半導体材料が開発できる材料評価基盤を構築する。								
事業の目標	①接合素子を含む材料評価用配線 TEG の開発								
	②材料による金属汚染、応力影響の評価方法の開発								
	③牛導体ノロセス全体を考	1億した材料評価を							
		H 2 1 Ty	H 2 2 Ty	H 2 3 Ty					
	①接合素子を含む材料評価								
	の材料に上る全属汚染 応								
事業の計画内容	力影響の評価方法の開発								
	③半導体プロセス全体を考								
	慮した材料評価基盤の開発	•		→					
	成果とりまとめ								
				-	(I =				
田公子母	会計・勘定	H 2 1 fy	H 2 2 fy	H 2 3 fy	総額				
開発予昇 (単位・西五	一般会計	0	0	О	0				
	特別会計(需給)	60	4 0	4 0	140				
契約種類:	加速予算	^	~		0				
助成(負担率 1/0)	(成果普及費を含む)	0	0	0	0				
(1/2)	総予算額	6 0	4 0	4 0	140				
1 1			1	1					

		経産省担当加	亰課	製造産業局化学課			
	開発体制	委託先		次世代半導体材料技術研究組合 (平成21、22年度は材料メーカ7社、 平成23年度は材料メーカ6社 で構成)			
	情勢変化への対 応	半導体デバー 要求も厳しし 盤を情勢が逐	イスの需要は上昇 いものとなってい 変わっても継続し	傾向にあり、開発期間短縮への要望は依然として強く、部材への るため、材料評価基盤構築の必要性は高い。開発した材料評価基 て活用できる体制作りを実施した。			
	評価に関する事	事前評価	平成20年度実	施 電子・材料・ナノテクノロジー部			
	項	事後評価	平成24年度	事後評価実施			
Ħ	I. 研究開発成果 について	【 題たバをを【研 り更をるそ程研 用まよそへ発研 い組ケや外 特 そ(事新をめッ開用個究従高し行よのを究30いたるれのを究FEて立一配部 のプ・業材的にク発い別開来精てっう新付開00て、腐ら影行開0LBをジ線発 他レキ料確、エし、テ発TE度新たに規加発 膜配食の響っ発と0LE実組素表 許 のスプ・特別に本ンた半一項6000 第1000000000000000000000000000000000	- 発目事ド。導マ目マ定TE所EGた目リ或腐画果金。目EDの、エミアン・算術での、「「「「「」」の形合」です。「「「」」の形合」です。「「」、「」、「」、「」、「」、「」、「」、」、「」、「」、」、「」、「」、」、「」、」、「」、」、「」、」、「」、」、」、「」、」、」、「」、」、」、「」、」、」、」、、」、	 ているのは、材料を半導体製造工程に導入したときの問題点や課 る評価技術が不十分であるという新材料開発のネックを解消する にでの配線素子に加え、接合素子を用いて、フロントエンドから に至る半導体工程全体を一貫して材料影響を把握できる評価技術 開発に貢献する評価基盤技術の開発とともに、その新機能性材料 きる統合的なソリューション技術を開発した。 含む材料評価用配線 TEG の開発 とブロセス条件が接合素子の初期特性や信頼性に与える影響をよ るように、種々の接合素子のパターン形状、寸法、構造などを変 し、そのマスクを用いて接合素子を含む TEG ウェーハの外注試作 には、評価結果からの見直しを一部行い、より高精度な評価ができ 評価も行った。 読特性の測定を行って、接合素子の機能を検証し、さらに配線工 専用 TEG としての機能が発揮できるか検討した。 金属汚染、応力影響の評価方法の開発 に接合素子を作製し、2 層配線形成及びパッファーコート材料を ごの重金属汚染による接続素子の影響を評価した。 定できるように、P型基板とN型基板を用いた腐食評価用 TEG に 造工程に用いる半導体材料あるいは製造プロセスによる接合素子 電荷蓄積など)が把握できる電気特性の測定方法や解析方法の開 セス全体を考慮した材料評価基盤の開発 作できる TEG (FEOL/BEOL 統合 TEG)を開発し、その TEG を用 開発する。対象とするパッケージをワイヤーボンド型とし、QFP 解析を行い、接合素子と Cu/low-k 配線を有するウェーハのパッ :スを想定し、そのプロセスによる熱、応力、水分などが接合素子 計した。 す 1 2 件、「その他」 7 件 す 1 3 件、「登録」 0 件 全て評価方法に関する特許。開発材料の特許、組合員企業に 位組みとなっている。 			
Π	7. 実用化、事業 化の見通しに ついて	本プロジェクトの研究開発成果の材料評価基盤の実用化は、①TEG:ライセンス許諾により継続 入手可能に②材料評価基準書:既に活用中であり、引き続き活用③評価方法に関する特許:組 合員による活用と、普及のためのライセンス許諾という形で実施される。材料メーカによる半 導体材料の事業化は、材料評価基盤の活用により促進される。					
τ.	「其大計画に間」	作成時期	平成21年3月	作成			
V	· 本今町回に関 する事項	変更履歴	なし				

用語集

語 句	説明
ALD (Atomic Layer Deposition)法	Atomic Layer Deposition(原子層成長):2 種類の原料 ガスを交互に成膜室に流し、薄膜を1原子(または 分子)層ずつ成長させる方法。
AP プログラム	Affiliation Program:共通領域を通して改良された 材料を用いて、CASMAT・組合員が、デバイスメ ーカあるいは半導体装置メーカと共同で行う実用 化研究の総称。
BARC	Bottom Anti Reflective Coating:レジストを透過した UV 光が下膜で反射して再びレジストに入射するのを防ぐため下膜とレジストの間に用いる反射防止膜。
BD (Black Diamond)	Applied Materials 社の CVD 装置で製膜される SiOC を主成分とする低誘電率層間絶縁膜の商品名。
BEOL (バックエンドプロセス)	Back End of Line: Front end of Line でトランジスタ などの素子を作りこんだ後、それらの素子を相互 に接続するための配線あるいは電源などの配線構 造を作る工程。
CMOS	Complementary Metal Oxide Silicon の略。相補型 MOS トランジスタ。NMOS と PMOS を縦接続し たインバータを基本回路とする集積回路の代表的 な構成方法。
CMP 材料(スラリ、パッド)	Chemical Mechanical Polishing(化学的機械的研 磨):シリカ粒子を含んだ研磨液(スラリ)をウェー ハ表面に流しながら、スピンドルに貼り付けたウ ェーハを回転テーブル表面の研磨パッドに圧着さ せて研磨する方法。
СТЕ	Coefficient of Thermal Expansion:熱膨張係数。
Cu のイオンマイグレーション	プリント基板配線や再配線中に電圧をかけると、 銅配線の一部がイオン化して配線外に染み出して くる現象。長時間電圧がかかるとイオンの染み出 しによって配線中の電流がリークしたり、断線し たりして、配線の信頼性を低下させる。

	ISI 田として 従来の Δ 1 を田いた 配線に 基 り 道 入
Cu 配線	された 雪気折抗が低く 許容電流密度が高いた
	とれた。 電気気がか良く、 計石電加山及が前くた
Cu 配線用 CMP 材料	$Cu $ 彻居导用に用いられる CMF 构相($\land / 9$ 、 $\land 9$
	Chemical Vapor Deposition(化子気相成長): 緊膜す
	べき膜の種類に応じ必要な原料をカス状態(気相)
CVD	で供給し、これに各種エネルギーを与えて化学反
	応を起こさせ、下地表面での触媒反応を利用しな
	がら薄膜を堆積させる方法。
	Die Attach Film : 小片化されたチップとチップの接
DAF(ダイアタッチ)テープ	合、あるいはチップのパッケージ化のためにチッ
	プを接着する接着剤つきテープ。
EBR (Edge Bead Removal)	基板端面などに付着した薬液の除去。
	Electron Beam Curing Machine: 電子線を照射して、
EB 硬化装置	そのエネルギーで膜を硬化させて強度を増大させ
	る装置。
	Energy Dispersive X-Ray Spectroscopy(エネルギー
	分散型 X 線分光):観察対象に電子ビームを当てた
EDX	際にサンプル表面から放出される特性 X 線を検出
	して、元素の定性/定量分析する方法。
EM (エレクトロマイグレーショ	金属配線を構成する原子が電子との衝突によって
	移動する現象。
	Front End Of Line の略。 Si 基板上にトランジスタ
FEOL	等の素子を作る一連の工程。
	MOS トランジスタのゲート・ポリ Si 膜にドーピ
Gate Implant.	ングするためのイオン打ち込み工程。
gm	→ see "チャネル・コンダクタンス"
<u> </u>	
Half-Etch 構造	トレンナ加上時に下層のエッナストッハ層に到達
	する則に加上を停止した構造。
HSO	Hydrogen silsesquioxane: Si-O 結合と Si-H 結合を中
	心骨格とするポリシロキサン系材料の総称。
	International Technology Roadmap for
ITRS ロードマップ	Semiconductors: LSI の年次的な技術予測を世界に

	向けて発信している。中心となるのは微細化動向
	で、メモリーのハーフピッチやロジックのゲート
	長などである。
1. 位	比誘電率(物質の真空に対する誘電率の比)を表わ
K 但	す値。
	Lightly Doped Drain の略: MOS トランジスタのゲ
	ート電極の側壁に形成した絶縁膜を利用してゲー
LDD	ト下のドレイン拡散層の不純物濃度勾配を緩和
	し、ドレイン接合の耐圧向上と信頼性の向上(ホッ
	トキャリアの発生抑制)を図る方法。
	Local Oxidation of Silicon の略。素子分離絶縁膜の
	一種。
	IC で最もポピュラーな CVD SiO 膜(k = 4.1)に比
Low-k 材料	べ、より低い比誘電率を有する膜の総称。特に多
	層配線の層間絶縁膜に用いられる。
	素子の動作領域が LOCOS 膜で規定された TEG の
L型	型式。
	Micro Electro Mechanical Systems:マイクロマシン
MEMS 技術	技術。
	Millennium Research for Advanced Information
	Technology:次世代の半導体に不可欠な新材料の
MIRAI プロジェクト	研究開発と、これを実用化するためのプロセス技
	術の開発を行い、LSI の消費電力や処理速度を格
	術の開発を行い、LSIの消費電力や処理速度を格 段に向上させる NEDO 委託プロジェクト。
	 術の開発を行い、LSIの消費電力や処理速度を格 段に向上させる NEDO 委託プロジェクト。 Metal Insulator Semiconductor Transistor の略。金属-
MIC トランジスタ	術の開発を行い、LSIの消費電力や処理速度を格 段に向上させる NEDO 委託プロジェクト。 Metal Insulator Semiconductor Transistor の略。金属- 絶縁膜-半導体構造の電気特性を利用した増幅素
MIS トランジスタ	 術の開発を行い、LSIの消費電力や処理速度を格 段に向上させる NEDO 委託プロジェクト。 Metal Insulator Semiconductor Transistor の略。金属- 絶縁膜-半導体構造の電気特性を利用した増幅素 子。ソース、ドレイン、ゲート、基板の4端子が
MIS トランジスタ	 術の開発を行い、LSIの消費電力や処理速度を格 段に向上させる NEDO 委託プロジェクト。 Metal Insulator Semiconductor Transistor の略。金属- 絶縁膜-半導体構造の電気特性を利用した増幅素 子。ソース、ドレイン、ゲート、基板の4端子がある。
MIS トランジスタ	 術の開発を行い、LSIの消費電力や処理速度を格 段に向上させる NEDO 委託プロジェクト。 Metal Insulator Semiconductor Transistor の略。金属- 絶縁膜-半導体構造の電気特性を利用した増幅素 子。ソース、ドレイン、ゲート、基板の4端子がある。 Metal Oxide Semiconductor Transistor の略。金属-酸
MIS トランジスタ MOS トランジスタ	 術の開発を行い、LSIの消費電力や処理速度を格 段に向上させる NEDO 委託プロジェクト。 Metal Insulator Semiconductor Transistor の略。金属- 絶縁膜-半導体構造の電気特性を利用した増幅素 子。ソース、ドレイン、ゲート、基板の4端子がある。 Metal Oxide Semiconductor Transistor の略。金属-酸 化膜-半導体構造の電気特性を利用した増幅素子。
MIS トランジスタ MOS トランジスタ	 術の開発を行い、LSIの消費電力や処理速度を格 段に向上させる NEDO 委託プロジェクト。 Metal Insulator Semiconductor Transistor の略。金属- 絶縁膜-半導体構造の電気特性を利用した増幅素 子。ソース、ドレイン、ゲート、基板の4端子がある。 Metal Oxide Semiconductor Transistor の略。金属-酸 化膜-半導体構造の電気特性を利用した増幅素子。 ソース、ドレイン、ゲート、基板の4端子がある。
MIS トランジスタ MOS トランジスタ	 術の開発を行い、LSIの消費電力や処理速度を格 段に向上させる NEDO 委託プロジェクト。 Metal Insulator Semiconductor Transistor の略。金属- 絶縁膜-半導体構造の電気特性を利用した増幅素 子。ソース、ドレイン、ゲート、基板の4端子がある。 Metal Oxide Semiconductor Transistor の略。金属-酸 化膜-半導体構造の電気特性を利用した増幅素子。 ソース、ドレイン、ゲート、基板の4端子がある。 MIS トランジスタの一種。
MIS トランジスタ MOS トランジスタ MOS キャパシタ	 術の開発を行い、LSIの消費電力や処理速度を格 段に向上させる NEDO 委託プロジェクト。 Metal Insulator Semiconductor Transistor の略。金属- 絶縁膜-半導体構造の電気特性を利用した増幅素 子。ソース、ドレイン、ゲート、基板の4端子がある。 Metal Oxide Semiconductor Transistor の略。金属-酸 化膜-半導体構造の電気特性を利用した増幅素子。 ソース、ドレイン、ゲート、基板の4端子がある。 MIS トランジスタの一種。 MOS 構造を利用した容量素子。
MIS トランジスタ MOS トランジスタ MOS キャパシタ	 術の開発を行い、LSIの消費電力や処理速度を格 段に向上させる NEDO 委託プロジェクト。 Metal Insulator Semiconductor Transistor の略。金属- 絶縁膜-半導体構造の電気特性を利用した増幅素 子。ソース、ドレイン、ゲート、基板の4端子がある。 Metal Oxide Semiconductor Transistor の略。金属-酸 化膜-半導体構造の電気特性を利用した増幅素子。 ソース、ドレイン、ゲート、基板の4端子がある。 MIS トランジスタの一種。 MOS 構造を利用した容量素子。 Methylsilsesquioxane : Si-O 結合と Si-CH₃結合を中

nm ノード	→see "テクノロジーノード"→"ITRS ロードマッ プ"
N 型	素子の動作領域がN型拡散層で規定されたTEGの 型式。
OCD	Optical Critical Dimension(光学 CD 測定): ウェーハ 表面からの散乱光(回折光)を解析して、繰り返しパ ターンの断面形状(トレンチ幅や深さ、トレンチ側 壁傾斜角等)を得る手法。
OPC (Optical Proximity Correction)	近接効果補正。
Pad Oxide	分離酸化膜(LOCOS 膜)形成プロセスで使用する SiN 膜の下に応力緩和の目的で挿入する薄い酸化 膜。
PDA	Personal Digital Assistant:情報を管理するための個人用の情報端末。
p-n 接合電池	pn 接合に光を当てると、電子と正孔の対が発生し て起電力が起きる。この作用を p-n 接合電池作用 と言う。太陽電池も同じ原理。
PVD	Physical Vapor Deposition(物理気相成長):物理的な 手段によって材料物質を堆積させる製膜法。高エ ネルギーでターゲット材から原子を叩き出し(ス パッタ)、ウェーハに付着、堆積させる。
QFP	Quad Flat Package:IC パッケージの一種で、ケースの4側面から出ているリードピンが外側にL字型に曲げられているもの。
SAXS (Small Angle X-ray Scattering)	高輝度小角 X 線散乱装置のこと。物質に X 線を照 射して、散乱された X 線を検出、解析することに よってナノ材料の構造を評価する装置。
Selete	Semiconductor Leading Edge Technologies:半導体メ ーカー10社の共同出資により設立され、300mmウ ェーハ対応の生産技術開発コンソーシアム。
SEMATECH	Semiconductor MAnufacturing TECHnology:アメリ カ半導体産業を強化する目的で、政府資源を投入 して 1987 年に設立されたコンソーシアム。1996 年に民間に移行。その後子会社としてインターナ ショナル SEMATECH を設立して米国以外にもサ

	ービスをおこなっている。
CILL	Stress Induced Void: ストレスにより発生するボイ
SIV	ド ("ストレスマイグレーション"参照)
SM	→ see "ストレスマイグレーション"
SOB	Spin on Barrier:塗布型バリア膜。
SOC	Spin on Cap: 塗布型 CMP キャップ膜。
SOD	Spin on Dielectric:塗布型層間絶縁膜。
SOG	Spin on Glass:塗布型酸化膜 SiO ₂₀
SUB PAD	集積回路上で、基板に接続されたパッド電極。
TDDB 試験	Time Dependent Dielectric Breakdown:絶縁膜の経
	Test Element Group: IC 等の基本的な構造、物性、
	電気的特性、回路動作、信頼性、歩留まりなどを
$\operatorname{IEG}(\forall \land \forall \land$	評価するため、専用のマスクを用いて作製した試験構体の計験まで、TPC ウィーンはTPC パクシン
	験構造や試験素士。IEGリエーハはIEGハターン
	を拾載したりエーハ。 Totro Ethyl Ortho Silicoto
	Totro Ethyl Ortho Silono(= b = z b = s)(=)
TEOS 조酚化啮	Tetra-Euryi-Otubo-Shalle() トノエドインシノン、注 酸エチルン・CVD 医酸化腊の一種 自己法動性が
	あり、時間な処理(加熱溶融筆)な」で亚田化が得ら
	かり、村別な処理(加然俗融寺)なして十垣化が待ら
Tg	Glass Transition Temperature:ガラス転移点。
	多層配線における配線部の溝構造。溝掘り加工の
Trench	後、金属を埋め込むことから Trench(溝)とよばれ
	る。
	Ultra Violet Ray Curing Machine:紫外線を照射し
UV 硬化装置	て、そのエネルギーで膜を硬化させて強度を増大
	させる装置。

Via	IC の多層配線構造で、配線間を上下縦方向に電気 的に接続するため、配線間の層間絶縁膜に穿たれ た開口部、スルーホールとも呼ばれる。
Vt, Vth	→ see "しきい電圧"
Vth Implant.	MOS トランジスタのしきい電圧(Vth)を調整する イオン打ち込み工程。
WLP	Wafer Level Package の略。ウェーハ状態のままパ ッケージ処理を行い、その後に IC チップに切り出 す方法。
Wプラグ	コンタクトやビアの孔に形成したWのこと。Wの 選択成長やWのCMPプロセスを用いて形成する。
XRR (X-ray Reflectivity)	X-Ray Reflectivity(X線反射率測定):X線に対する 物質の屈折率は1よりもわずかに小さいため、平 坦な表面すれすれにX線を入射すると全反射を起 こす。全反射の反射率と入射角度の相関から、薄 膜の構造(各層の密度、膜厚、凹凸)を非破壊で評価 できる。
アッシング	Ashing(灰化:和製英語)。エッチング後不要となっ たレジストをオゾンやプラズマにより灰化により 除去すること。
あすかプロジェクト	SOC(1 個のチップの上にシステム機能を実現した もの)の共同研究開発を目的として JEITA 主導で 設立されたプロジェクト。デバイス、プロセス技 術は Seleteが、設計技術は STARC が担当する。
アセンブリー工程(用材料)	組立て工程のこと。ICを特別なパッケージに収納 することで、パッケージングとも呼ばれる。
アンダーフィル(UF)	WLP プロセスでバンプ接続後に封入のために注 入する樹脂材料。
アンテナ TEG	電荷蓄積効果を測定するためのテスト素子。電荷 収集用の電極(アンテナ)と特性の変化を測定する 素子(MOS キャパシタあるいは MOS トランジス タ)を接続したもの。
アンテナ PAD	アンテナ TEG で、電荷収集のために設けられたパッド電極。

	アンテナ TEG で、電荷収集用電極の面積と被測定
アンアナ比	素子のゲート電極面積の比。
	半導体基板に不純物原子を導入するプロセスの一
イオン打込み	つ。イオン注入とも言う。
	透過型電子顕微鏡のサンプル等の薄膜形成法の一
イオンシニング	つ。サンプルにイオンビーム照射し掘削する。
	基板結晶に歪やダメージを与えて汚染や欠陥を吸
イントリンシック・ゲッタリング	収し、製造する集積回路の特性を良くする(歩留り
	を向上させる)方法。
ウェーハアセンブリ工程	→ see "アセンブリー工程"
	ウェーハ上にスピンコーターを用いて塗布された
リェーハ塗巾膜	膜のこと。
	Cu 配線中を流れる電流密度が高くなると、電子流
エレクトロマイガレーション	により Cu 原子が運動量を得て下流側に移動する
	現象。配線中にボイドや突起を生じる原因となり、
	配線の信頼性を低下させる。
	ウェーハに塗布した膜は面内均一性がウェーハ外
エッジカット	周部で極端に不安定になる。このため、この範囲
	の測定は考慮範囲外とする。この範囲をいう。一
	般にエッジカットの幅は 3mm とすることが多い。
	層間絶縁本体膜の下層膜。本体膜とはエッチング
エッチストッパ膜	レートの違う材料を用いてエッチング深さ、形状
	を制御する。
エッチバック	ウェーハ全面にわたって、表面から一定の厚さを
	エッチングすること。
エッチング	残したい部分をレジストにより保護し、不要な部
	分を薬液またはプラズマによって除去すること。
	金属の CMP 研磨の結果、ビアや配線パターンがな
エロージョン	い部分に比べて、ビアや配線が密に並んだ部分の
	絶縁膜が薄くなってしまう現象。
	CMP 工程において研磨が過度に進行すること。も
オーバーポリッシュ	しくは終点検出モニターで終点検出した後、さら
	に確実に上層膜の除去および平坦化を行うため
	に、意図的に研磨時間を延ばすこと。

	CASMAT で取得した生データーを含むすべての
技術情報 A	技術情報。原則として CASMAT 外への持ち出しは
	不可。
++/	技術情報 A を元にして整理した技術レポート。共
	通情報として組合員全員に公開される。
	素子分離用の酸化膜上にゲート電極を設けた
客件 MOS L ヨンパック	MOS トランジスタ。フィールド MOS トランジス
前生 MOS トノンシスタ	タとも言う。通常の IC では配線とトランジスタの
	組合わせで寄生的に発生することが多い。
	CMP キャップ膜とも言う。Cu 配線とバリア膜の
キャップ膜	間に製膜される絶縁膜で、通常は SiO を用いる。
	Cuキャップ膜は「バリア絶縁膜」として区別する。
	ウェーハ上に形成された膜に熱や紫外線などのエ
キュア	ネルギーを与えて膜構造を強固なものにするこ
	と。
	組合員から提出された評価対象材料を評価し、結
共通プログラム	果は原則として組合員全員に公表される
	CASMAT 独特のプログラム。
	材料膜の内部にある空隙のこと。Pore とも言う。
空斗	この空孔により層間絶縁膜の比誘電率が下がる反
	面、膜の強度等プロセス耐性が弱くなるという問
	題点がある。
	IC を製造するための清浄化された空間で、フィル
クリーンルーム	ターを通した清浄な空気を天井から床面に向けて
	ダウンフローで流し続ける。清浄度に関するグレ
	ードはクラス表示でおこなわれる。
ゲート	→ see "MOS トランジスタ"
	4端子接続(ケルビン接続)による抵抗測定法。測定
ケルビン抵益測定法	プローブの接触抵抗等の測定系の寄生抵抗の影響
クルビン抵抗側足伝	を排除するため、電流印加端子と電圧測定端子と
	を分離する。
	LSIの基本素子であるトランジスターの微細化に
高速化・低消費電力化	より処理速度を増加させ、同時に消費電力を小さ
	くすること。

コーター塗布膜	塗布機を用いてスピンコートされた膜のこと。		
	組合員と CASMAT の契約に基いて個別組合員が		
個別プログラム	CASMAT インフラを用いて材料評価するプログ		
	ラム。結果は個別組合員限りで、公表されない。		
	パッケージ化するために、配線が形成されたウェ		
再配約工程(田納緑材料))	ーハ上に Al(アルミ)パッドを設け、絶縁膜を介し		
	てインターポーザーと接続するために金属配線を		
	形成する工程。		
	配線工程で、材料同士がお互いに影響を与える作		
材料间インタフクンヨン	用。		
	Self-align silicide の略。ゲートとソース、ドレイン		
サリサイド	電極部に自己整合的にシリサイドを形成する方		
	法。		
	トランジスタ等の素子が動作する電圧。ON 電圧		
	とも言う。いくつかの定義法があるが、ここでは		
しさい龍圧(Vt, Vth)	ドレイン電流がゲート幅 1um 当り 1nA になる時の		
	ゲート電圧と定義している。		
次世代(65nm)テクノロジーノード	→ see "テクノロジーノード"		
次世代(65nm)テクノロジーノード	→ see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量		
次世代(65nm)テクノロジーノード 次世代の微細半導体集積回路	→ see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量 産を期待されている微細半導体集積回路。		
次世代(65nm)テクノロジーノード 次世代の微細半導体集積回路	 → see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量 産を期待されている微細半導体集積回路。 シリコンと金属の化合物。IC では、Co, Ni, W, Pt, 		
次世代(65nm)テクノロジーノード 次世代の微細半導体集積回路 シリサイド	 → see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量 産を期待されている微細半導体集積回路。 シリコンと金属の化合物。IC では、Co, Ni, W, Pt, Pd, Ti 等の金属が用いられる。 		
次世代(65nm)テクノロジーノード 次世代の微細半導体集積回路 シリサイド	 → see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量 産を期待されている微細半導体集積回路。 シリコンと金属の化合物。IC では、Co, Ni, W, Pt, Pd, Ti 等の金属が用いられる。 メッキ法を用いて形成した銅配線と CMP を使っ 		
次世代(65nm)テクノロジーノード 次世代の微細半導体集積回路 シリサイド	 → see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量 産を期待されている微細半導体集積回路。 シリコンと金属の化合物。IC では、Co, Ni, W, Pt, Pd, Ti 等の金属が用いられる。 メッキ法を用いて形成した銅配線と CMP を使っ て平坦化した構造がダマスカス地方が発祥の地と 		
次世代(65nm)テクノロジーノード 次世代の微細半導体集積回路 シリサイド	→ see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量 産を期待されている微細半導体集積回路。 シリコンと金属の化合物。ICでは、Co, Ni, W, Pt, Pd, Ti 等の金属が用いられる。 メッキ法を用いて形成した銅配線と CMP を使っ て平坦化した構造がダマスカス地方が発祥の地と 言われる象眼細工と似ているのでこう呼ばれる。		
次世代(65nm)テクノロジーノード 次世代の微細半導体集積回路 シリサイド シングルダマシン(SD)	 → see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量産を期待されている微細半導体集積回路。 シリコンと金属の化合物。ICでは、Co, Ni, W, Pt, Pd, Ti等の金属が用いられる。 メッキ法を用いて形成した銅配線と CMP を使って平坦化した構造がダマスカス地方が発祥の地と言われる象眼細工と似ているのでこう呼ばれる。 配線と Via を別々に埋め込むプロセスがシングル 		
次世代(65nm)テクノロジーノード 次世代の微細半導体集積回路 シリサイド シングルダマシン(SD)	 → see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量産を期待されている微細半導体集積回路。 シリコンと金属の化合物。IC では、Co, Ni, W, Pt, Pd, Ti 等の金属が用いられる。 メッキ法を用いて形成した銅配線と CMP を使って平坦化した構造がダマスカス地方が発祥の地と言われる象眼細工と似ているのでこう呼ばれる。 配線と Via を別々に埋め込むプロセスがシングルダマシン法と呼ばれる、 		
次世代(65nm)テクノロジーノード 次世代の微細半導体集積回路 シリサイド シングルダマシン(SD)	 → see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量 産を期待されている微細半導体集積回路。 シリコンと金属の化合物。IC では、Co, Ni, W, Pt, Pd, Ti 等の金属が用いられる。 メッキ法を用いて形成した銅配線と CMP を使っ て平坦化した構造がダマスカス地方が発祥の地と 言われる象眼細工と似ているのでこう呼ばれる。 配線と Via を別々に埋め込むプロセスがシングル ダマシン法と呼ばれる、 ウェーハをダイシング(チップに切り分けること) 		
次世代(65nm)テクノロジーノード 次世代の微細半導体集積回路 シリサイド シングルダマシン(SD) スクライブライン	 → see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量 産を期待されている微細半導体集積回路。 シリコンと金属の化合物。ICでは、Co, Ni, W, Pt, Pd, Ti 等の金属が用いられる。 メッキ法を用いて形成した銅配線と CMP を使っ て平坦化した構造がダマスカス地方が発祥の地と 言われる象眼細工と似ているのでこう呼ばれる。 配線と Via を別々に埋め込むプロセスがシングル ダマシン法と呼ばれる、 ウェーハをダイシング(チップに切り分けること) するときのチップ境界の線。 		
次世代(65nm)テクノロジーノード 次世代の微細半導体集積回路 シリサイド シングルダマシン(SD) スクライブライン ストレス印加	 → see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量 産を期待されている微細半導体集積回路。 シリコンと金属の化合物。IC では、Co, Ni, W, Pt, Pd, Ti 等の金属が用いられる。 メッキ法を用いて形成した銅配線と CMP を使っ て平坦化した構造がダマスカス地方が発祥の地と 言われる象眼細工と似ているのでこう呼ばれる。 配線と Via を別々に埋め込むプロセスがシングル ダマシン法と呼ばれる、 ウェーハをダイシング(チップに切り分けること) するときのチップ境界の線。 電界、熱、応力等の負荷を加えること。 		
次世代(65nm)テクノロジーノード 次世代の微細半導体集積回路 シリサイド シングルダマシン(SD) スクライブライン ストレス印加	 → see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量産を期待されている微細半導体集積回路。 シリコンと金属の化合物。ICでは、Co, Ni, W, Pt, Pd, Ti等の金属が用いられる。 メッキ法を用いて形成した銅配線と CMP を使って平坦化した構造がダマスカス地方が発祥の地と言われる象眼細工と似ているのでこう呼ばれる。 配線と Via を別々に埋め込むプロセスがシングルダマシン法と呼ばれる、 ウェーハをダイシング(チップに切り分けること)するときのチップ境界の線。 電界、熱、応力等の負荷を加えること。 		
次世代(65nm)テクノロジーノード 次世代の微細半導体集積回路 シリサイド シングルダマシン(SD) スクライブライン ストレス印加	 → see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量産を期待されている微細半導体集積回路。 シリコンと金属の化合物。IC では、Co, Ni, W, Pt, Pd, Ti 等の金属が用いられる。 メッキ法を用いて形成した銅配線と CMP を使って平坦化した構造がダマスカス地方が発祥の地と言われる象眼細工と似ているのでこう呼ばれる。 配線と Via を別々に埋め込むプロセスがシングルダマシン法と呼ばれる、 ウェーハをダイシング(チップに切り分けること)するときのチップ境界の線。 電界、熱、応力等の負荷を加えること。 熱的または機械的な応力(ストレス)により配線中の名目についているのでは、 		
 次世代(65nm)テクノロジーノード 次世代の微細半導体集積回路 シリサイド シングルダマシン(SD) スクライブライン ストレス印加 ストレスマイグレーション 	 → see "テクノロジーノード" 現在量産されている微細半導体集積回路の次に量産を期待されている微細半導体集積回路。 シリコンと金属の化合物。IC では、Co, Ni, W, Pt, Pd, Ti 等の金属が用いられる。 メッキ法を用いて形成した銅配線と CMP を使って平坦化した構造がダマスカス地方が発祥の地と言われる象眼細工と似ているのでこう呼ばれる。 配線と Via を別々に埋め込むプロセスがシングルダマシン法と呼ばれる、 ウェーハをダイシング(チップに切り分けること)するときのチップ境界の線。 電界、熱、応力等の負荷を加えること。 熱的または機械的な応力(ストレス)により配線中の金属原子が移動し、抵抗増加または断線を生ず 		

ストレインド・シリコン (歪シリ	シリコン基板に歪を加えてキャリアの移動度を変
コン)	化させる技術。
スラリ	→ see "CMP 材料"
正孔(ホール)	P 型半導体の電気伝導を担う電荷。実体は電子の 抜け殻。
全層塗布型配線	低誘電率化に有利な塗布型材料を層間絶縁膜、 CMP キャップ、バリア絶縁膜に併せて使用するこ とにより、CVD 材料を中心とした従来型配線に比 べて実効誘電率を大幅に低下させることを目的と した Cu/Low-k 配線。
全反射蛍光 X 線分析	\rightarrow see "XRR"
ソース	→ see "MOS トランジスタ"
層間絶縁膜	→ see "低誘電層間絶縁膜"
素子分離絶縁膜	集積回路の素子間を電気的に分離するために形成 された絶縁膜。
素子分離幅	集積回路の素子間を電気的に分離するために形成 された絶縁膜や絶縁溝(トレンチ)の幅。
ダイシングテープ	ウェーハから多数の IC チップをカッターで切り 取る(ダイシング)時にウェーハを保持するテープ。
ダイボンド	IC チップ表面の Al パターン(ボンディングパッド) とパッケージのリードを金細線で接続する工程の こと。
チャネル・コンダクタンス	 MOS トランジスタの性能を表すパラメータの一つ。 ゲート電圧変化に対するドレイン電流変化の割合。 gm = ∠Id/∠Vg
ツインリード線	Twin Lead: 2 芯平行線。
低圧 CMP 装置	従来(11.5 - 2.0psi)より低圧(<1.0psi)で研磨できる ように回転数などの運転条件を調整した CMP 装 置。
低誘電(率)層間絶縁膜	→ see "Low-k 材料"

	CMP において、金属と絶縁膜のように研磨速度差		
ディッシング	がある2種の薄膜が表出するダマシン配線で、金		
	属配線の中央が薄くなってしまう現象。		
テクノロジーノード	→ ここでは"ITRS ロードマップ"を指す。		
デザインル。ル	微細加工(リソグラフィとエッチング)で使用でき		
	る最小寸法を規定した設計基準。		
	物質表面に透明テープを貼り、その上から碁盤目		
テープテフト	に切り傷を入れた後、テープを引き剥がして、表		
	面に残ったテープの目の数で密着性を判定する方		
	法。		
	二層配線間の Via の導通を調べるために上下配線		
デージーチェーン	と Via を一筆書き状に連続して接続したテスト素		
	子。		
	表示素子/装置のこと。液晶(LCD)、発光素子(EL)、		
ディスブレイ	ブラウン管(CRT)等がある。		
	- 銅配線とビアホールを同時に埋め込んだダマシン		
デュアルダマシン(DD)	構造。("シングルダマシン" 参照)		
	ある領域の電界(電圧勾配)がその周りよりも大き		
電界集中	くなっていること。電極の端部形状が角ばってい		
	ると、電界集中が発生しやすい。		
	統合部材(材料と配線製造条件をセットにした最		
	適プロセスフロー)を開発するために必要な材料		
統合部材開発支援ツール	とプロセスの相互影響や適性を判定するツール		
	(手段もしくは道具)。具体的には TEG のこと。		
銅配線	→see "Cu 配線"		
	気相中でプラズマによってエッチングを行なうこ		
ドフイエッナンク	と。		
	3 枚のハードマスク(SiO、SiN、SiCN 等、ドライエ		
トリプルハードマスク法	ッチングの際にレジストよりも高い選択性を持つ		
	マスク)を積層して微細加工を行なう方法。		
ドレイン	→ see "MOS トランジスタ"		
ドレッサー	CMP 用パッドの磨耗を回復させる装置。		

トレンチ	→see "trench"
濃淡電池	電解液にパターン密度の異なる2個の金属配線を 浸けるとその配線間に起電力が発生する。この作 用を濃淡電池作用と言う。
能動領域	半導体基板上で集積回路の素子を形成する領域。
配線(形成)工程	\rightarrow see "BEOL"
配線間容量	配線同士の間にかかる容量。この容量が大きいほ ど配線を伝達する電気信号が遅くなる。
ハイブリッド構造	配線層とVia層に異なる種類の絶縁膜を適用する 構造。組成の違う膜を適用すればエッチングスト ッパ層が省略できる。配線層に低誘電率で低強度、 Via層に高強度な膜を適用して、全体として信頼 性を高めることが出来る。
剥離耐性係数	密着力と弾性率の逆数の積。BC 膜の WLP プロセスでの剥離の起こしやすさと相間がある。
バックエンドプロセス	\rightarrow see "BEOL"
バックグラインド(BG)テープ	ウェーハ上のIC チップを1個1個に容易に切り分 けられるように(ダイシング)、組立て後のチップ厚 さを抑えて基板抵抗を下げるように、ウェーハ裏 面を研削(バックグラインド)する工程で、ウェーハ を保持、保護するためにウェーハ表面に貼り付け るテープ材料。
パッケージ工程	→"アセンブリー工程"
パターニング	回路のパターン形成を行なうこと。
パッド	→ see "CMP 材料"
パッド部	テストプローブのコンタクト、またはワイヤボン ディングのための数十〜数百ミクロン角の電極 板。
バッファーコート(BC)材料	IC チップをパッケージに収納して封止する際に、 IC チップに掛る衝撃や応力を緩和するために用い られる緩衝材料。感光性と非感光性の樹脂材料が

	ある。		
	バリア絶縁膜と区別するため、バリアメタル膜ま		
	たはバリアメタル層と呼ぶのが望ましい。金属配		
	線と絶縁膜の界面に設けられた障壁膜。配線金属		
ドリマ時	原子の絶縁膜中への拡散抑制、絶縁膜中の Si 原子		
	等の金属配線への拡散抑制、金属配線と絶縁膜と		
	の密着性確保、絶縁膜中の酸素や水分等による金		
	属配線の腐食防止等のために設けられる。最先端		
	IC では、Ta/TaN の積層膜がよく使われている。		
バリアメタル	バリア膜に用いる金属。Ta/TaNの積層膜がよく使		
	われている。		
バンプシーア計覧	WLP プロセスで使用するバンプの密着性を評価		
	する方法。		
	Large Scale Integration:半導体の集積回路(IC=		
半道休 I SI	Integrated Circuit)の集積度の分類において、1 チッ		
	プ上の素子数が 1,000 個以上 10,000 個以下のもの		
	をいう。		
	半導体材料を薄い円盤状に加工したもので、本文		
半導体ウェーハ	に用いられているものは、300mm 径のシリコンウ		
	ェーハである。		
ビア	\rightarrow see "Via"		
	ビアとトレンチの連続構造。ビアチェーンの抵抗		
ビアチェーン	値、分布、歩留まりは多層配線の出来映えを測る		
	指標の一つ。		
	現在最も良く利用されているビア加工プロセス		
ビアファースト	名。配線とビアを同時に形成するため、形状が安		
	定しており、断線を予防しやすい。		
	ビアファーストによる配線形成に際し、ビア加工		
ビアフィル材	後にトレンチのパターニングのためにビアを埋め		
	戻して平坦化するために塗布する材料。		
	半導体チップに形成された配線の幅や配線間の距		
微細・高集積化	離が微細化されることによって、情報のやりとり		
	の密度が高くなること。		

	各種材料をいろいろな条件で評価した結果に基		
評価基準書	き、材料の問題点や性能を定量的に比較できるよ		
	うに標準化した評価方法を集大成したもの。		
	粒界成長または"ストレスマイグレーション"や"		
ヒロック	エレクトロマイグレーション"により生じた配線		
	金属の突起。		
	腐食を評価するテスト素子。ここでは、Cu 配線の		
腐食 TEG	腐食を評価するテスト素子を指す。		
	半導体に導入された不純物が半導体中に形成する		
不純物準位	エネルギーのレベル。		
	積層膜のみで、パターニングされていないウェー		
フランケットワェーハ	<i>∽</i> ₀		
プラニン(物)	CMP において研磨パッドを貼り付ける土台とな		
ノフテン(数)	る盤。		
	IC チップの上に金属のバンプや半田ボールを付		
フリップチップ (FC)	け、これらを介して他の部品や基板に接合する技		
	術。		
フリンジ電界	対向電極間以外の領域の電界。		
	対向電極間以外の電界による容量。平行平板近似		
フリンジ容量成分	をするとこの成分が無視されるが、配線間容量の		
	数十%に当たるため、無視することはできない。		
プリカーサー	膜の原料となる前駆体のこと。		
	素子の電極が Si 基板と電気的に接続されていない		
	状態を指す。		
公極快州	誘電体が電界の影響を受けて正と負の電荷を持つ		
	部分に分かれる現象。		
	空所あるいは間隙のこと、IC 配線では、エレクト		
ボイド	ロマイグレーションやストレスマイグレーション		
	により、配線材料が一部失われた箇所。断線不良		
	や信頼性上問題となる。		
	や信頼性上問題となる。 プロセス上の精度に対する許容範囲の拡大。マー		
マージン拡大	や信頼性上問題となる。 プロセス上の精度に対する許容範囲の拡大。マー ジンが拡大すると、プロセスが容易になる。		
マージン拡大	や信頼性上問題となる。 プロセス上の精度に対する許容範囲の拡大。マー ジンが拡大すると、プロセスが容易になる。 ウェーハ上に露光して微細構造を形成するため		

	化された覆い盤。
ーフカバノマフ(記書)	マスクと実際のパターンとの間の寸法変位を見込
マスクハイノス(設計)	んで、あらかじめマスクに組み込む寸法変動量。
エバイル化	携帯電話、ポータブル PC 等、電子機器の小型化
	により移動運用が可能になること。
	いつでも何処でも誰でも、コンピューターや通信
マビキタマル	機器にアクセスできるようにすること。(空港や駅
	などのホットスポットでコンピューターを無線に
	て利用できる。)
	インバータを奇数段リング状に接続した発振回路
リングオシレータ	で、構成素子の特性や負荷の特性に応じて発振周
	波数が変化する。
1,227 1	露光、現像して回路パターンを転写するために用
	いるフォトレジスト(感光性樹脂)のこと。
	エッチングによってウェーハに回路パターンが転
レジスト剥離剤	写された後、レジストを除去するために用いる薬
	液のこと。
	主に下地膜中から来るアルカリ性物質(アミン系
レジストポイズニング	等)によりレジストの現像不良が起こり、適正なパ
	ターニングができなくなること。
ロノセーザンド	チップとパッケージのパッドを金線等で接続する
	こと。
ワイヤシェア	ボンディングワイヤの剥離。
	ボンディングされたワイヤ(金線等)の下に適当な
ワイヤプル強度	フックを入れ、下から上へ垂直にワイヤを引き上
	げて破断した時の強度。

I. 事業の位置付け・必要性について

1. NED0 関与の必要性・制度への適合性

1.1 NED0 が関与することの意義

我が国の材料産業は、国際的に高い技術力と競争力を有し、我が国の経済社会の発 展を支えているが、川下産業との取引のオープン化に伴いユーザとの連携の希薄化が 進行する一方で、汎用的な材料はアジア諸国の技術向上によるキャッチアップが進行 している。そのため我が国において産学官を含む連携の強化(川上川下の垂直連携、 材料創成と加工の水平連携など)を図ることで、次世代の部材分野での我が国のイノ ベーションを促進することが喫緊の課題となっている。

本プロジェクトは、情報通信機器の高機能化や低消費電力化等の要求を満たす半導体集積回路を実現するため、新たな機能性材料開発に貢献する評価基盤技術を構築す ることである。

図1.1-1に示すように、材料評価基盤の構築という難易度の高い研究開発目標 を設定したこと、実際に活用できる材料評価基盤とするためには本来競合である複数 の材料メーカの参画が必要であること、実施後短期間で収益を望める事業とは言えな いことから、民間企業単独での実施が困難であり、NEDO のリーダーシップによる事 業推進が妥当である。



図1.1-1 NED0 が関与することの意義

NEDO は、独自の材料開発技術を持った複数の産学の科学的知見を結集し、半導体 集積回路のフロントエンドから配線工程、パッケージ組立工程までの一貫したプロセ ス検証を行うことによって信頼性のある統合部材を提供できる評価基盤を確立し、こ れを産業技術へ繋げていくとともに、社会の共通基盤として情報の整備、提供を行う との事業方針に基づき、本プロジェクトを実施するものである。

1.2 実施の効果(費用対効果)

1.2.1 費用

平成 21 年度から平成 23 年度の 3 年間で、総事業費は 280 百万円である。助成比率 は1/2であり、NEDO 助成費としては 3 年間で 140 百万円である。図1.2-1に 年度毎の内訳を示す。

平成21~23年度の3年間で 総事業費: 280百万円 内NEDO助成費: 140百万円 (助成比率1/2)						
平成21年度 平成22年度 平成23年度						
総事業費 120百万円 (内NEDO助成費) (60百万円)			80百7 (40百7	5円 5円)	80百〕 (40百〕	万円 万円)
	<u>参考データ</u>			CASMAT I	CASMATI	CASMATI
		自主事業	ŧ 党	-	30億円	30億円
		NEDO事 (内NEDO	業 総事業費 D助成費)	110 億円 (50億円)	15億円 (7.5億円)	2.8億円 (1.4億円)

図1.2-1 事業費

1.2.2 効果

従来、材料メーカは自社内で線膨張係数、収縮率、弾性率、粘度、感光性、誘電率 などといった材料個別の特性評価を実施し、金属汚染、応力、電荷蓄積、断線、材料 ダメージなどといったプロセス適用性の評価はデバイスメーカに材料を供試して評価 を実施してもらってきた。しかしながら、デバイスメーカ評価では、評価可能なサン プル数が限られる、評価期間が長い、また評価結果が OK/NG であり材料へのフィー ドバックをかけにくいといった状況があり、結果として総開発期間は長くなっていた。 本プロジェクト成果である材料評価基盤を活用し、材料メーカが自らプロセス適用性 を評価することにより、開発材料設計に反映可能な評価結果のタイムリーな取得、材 料の問題点や課題を明確化、デバイスメーカ工程を考慮したプロセスフロー構築が可 能となった。迅速な開発材料へのフィードバックによる開発の効率化とともに、デバ イスメーカ供試時には、材料と同時に統合的ソリューション提案も可能となった。

つまり、本プロジェクトの成果である、評価ツールとして顧客デバイス類似構造を もつ材料評価専用 TEG、材料/評価レベルに応じた材料評価基準書からなる材料評価 基盤の活用により、材料の総開発期間短縮が可能となり、組合員企業である材料メー カの競争力維持・強化に繋がった。(図1.2-2)

I - 2



図1.2-2 実施の効果

本プロジェクトの評価研究対象である低誘電率層間絶縁膜関連材料、Cu 配線用 CMP 関連材料、バッファーコート及び再配線用絶縁膜材料、アセンブリ用ウェーハ加工関 連材料、バックエンドプロセス関連材料は、次世代半導体技術革新の中核部分を構成 する材料であり、組合員企業の主力製品である。

表1.2-1に市場規模を示す。半導体バックエンドプロセス工程材料は、平成20 年度で約4000億円の市場規模を有しており、表に示すような成長が期待されている。 このうち、本プロジェクト評価研究対象材料の市場規模は、平成27年で年間約700億 円を見込んでいる。(図1.2-3)

表1.2-1 市場規模

(単位 億円/年)

	H20 年	助成事業終了後				
		H24 年度	H25 年度	H26 年度	H27 年度	H28年度
半導体ウェーハバックエンド	4,043	5,254	5,621	6,015	6,436	6,886
工程材料 市場規模						
内 本プロジェクト評価研	301	513	578	639	722	795
究対象材料 市場規模						
組合員企業市場シェア	72%	69%	72%	77%	79%	82%

*数値は電子ジャーナル社等の統計を参考に独自に推定したものである。





連材料

図1.2-3 費用対効果

さらに具体的な効果としては下記のことが挙げられる。

1)自社製品の実力把握

原則として全ての材料評価研究の成果を組合員企業全体で共有する形態での実施に より、組合員企業の個別材料についての優勝劣敗が明らかとなり、自社製品の正確な 実力把握が可能となった。

2)材料評価の高度化

材料メーカ自身が半導体プロセスをベースとする評価結果を取得することができる ので、技術のすり合わせが頻繁に行われる国内半導体デバイスメーカ、半導体製造装 置メーカ等に対して、その評価データや評価に基づくソリューションと同時に材料を 提供することが可能になった。

3)開発戦略の明確化・再構築

1)の自社製品の実力把握ができることから、研究開発の方向を明確に判断すること ができ、各組合員企業での事業の選択と集中に繋げることができた。このことは、研 究開発投資の再配分等といった側面でも、組合員企業各社における研究開発投資効率 の向上が期待できる。例としては、材料メーカ間で同じような研究開発に無益な投資 をすることを防ぐことも可能になった。

4)顧客信頼度の向上

材料評価基盤を活用した評価結果を顧客に提示することで、対等のディスカッショ ンが可能となったこと、またクレーム・トラブルに対し素早い対応ができるようにな ったことから、顧客との信頼関係が向上した。

5)研究者の知識向上、技術習得

本プロジェクトで研究者は組合に出向し、研究員として従事し、FEOL素子を搭載したウェーハを用いて評価を行ってきた。デバイスに関しての構造の観察や電気特性の 測定を実際に行うことで、デバイスについての知識を高めることができた。このよう なことは、材料メーカではほとんど経験できないことであり、顧客であるデバイスメ ーカの技術者との議論の中での情報収集に大いに役立った。

- 2. 事業の背景・目的・位置付け
- 2.1 事業の背景
- 2.1.1 市場動向



図2.1-1 市場動向

半導体産業は材料・部品、製造装置など半導体関連産業を含めた大きな産業である とともに、情報通信機器(エレクトロニクス)製品の性能、機能等を決定付ける重要 部品であり、半導体デバイスに対する高機能化、低消費電力化の要求はますます強く なってきている。半導体市場は成長を続けており、今後も緩やかな成長を続けると予 想されている。半導体材料市場も、半導体市場と連動し、同じく成長が見込まれてい る。(図2.1-1)

これまで半導体デバイスは、微細・高集積化することにより、着実に高機能・高性 能化を実現してきたが、次世代の半導体デバイスにおけるこの課題に対する解として、 配線形成工程における材料革新を含めた技術ブレイクスルーに極めて大きな期待が持 たれていることは、経済産業省/NEDO策定の技術戦略マップ、ITRS ロードマップ等 に示されているとおり、世界的なコンセンサスである。すなわち半導体材料産業は、 半導体デバイス産業の国際競争力の鍵を握る分野と言っても過言ではない。

2.1.2 半導体分野の市場の相関

図2.1-2は、半導体産業の市場規模の相関関係を示したものである。半導体材料産業は2011年で3.8兆円と決して大きくはないが、半導体産業を支えているのは前述の通りである。更に半導体産業はその川下の各種の産業を支えており、AV機器、通信機器、コンピュータ及び情報端末の3分野の半導体を用いた機器産業においては規模の大きな産業となっている(経済産業省、ものづくり白書2011より)。



図2.1-2 半導体分野の市場の相関

我が国の半導体材料産業は、化学分野において蓄積された研究開発能力をベースと しながら半導体デバイス産業の重要なユーザの高い要求に対応し、素材を幅広く提供 してきたことにより個別材料の性能向上、技術革新を進めてきた結果、全体としては 世界市場の70%シェアを有するまでに成長してきた。図2.1-2には、各産業での 日本企業の世界シェアも示した。半導体材料産業は高い優位性を示している。

2.2 事業の目的及び意義

2.2.1 評価基盤の必要性

我が国の半導体材料産業は高い世界シェアを維持してはいるが、台湾、韓国、中国 といったアジア諸国も成長著しく、国際競争は熾烈をきわめている。次世代半導体デ バイスの鍵を握る配線形成工程における材料開発において、半導体材料は多岐にわた っており、技術革新のスピード、材料間の化学的・物理的相互作用の多様性等の側面 から見ると、これまで材料メーカが行ってきたように個別に材料性能向上をトライア ンドエラーにより実行し、デバイスメーカに提供していくという従来手法は十分とは いえない。またデバイスメーカでの評価は、デバイスの性能結果によりOK/NGの 評価がなされるもので、材料メーカが材料開発へのフィードバックをかけるには情報 が少なすぎるという問題点があった。その結果、材料の総開発期間が長くなる傾向に あった。(図2.2-1)



図2.2-1 半導体材料と従来の開発形態

半導体材料メーカの競争力維持・強化には、ユーザであるデバイスメーカが望むタ イミング、スピードで、必要特性を兼ね備えた高機能材料を提供することが必要であ り、つまりは高機能材料の開発期間短縮が非常に重要であることに他ならない。

その解決のためには、半導体配線形成工程の製造条件を再現できる設備や高精度測 定機器を使用して材料評価技術の研究開発を行い、材料評価基盤を構築することが重 要である。

材料評価基盤を活用し、従来デバイスメーカで行ったきたプロセス適合性の評価を 材料メーカが自ら行うことにより、開発材料設計に反映可能な評価結果を取得するこ と、材料の問題点や課題を明確に認識すること、またユーザ工程を考慮したプロセス フローを構築することが可能になり、つまりは材料開発の効率化と、デバイスメーカ への供試時に行う材料と同時に統合的ソリューション提案が可能となる。図2.2-2には開発期間短縮の例を示した。



図2.2-2 材料評価基盤の必要性

2.2.2 事業の目的·意義

本プロジェクトでは、高機能材料の開発期間短縮による半導体材料メーカの競争力 維持・強化を目的として、半導体デバイス性能を支配する接合素子(p-n 接合、SiO₂-Si 接合などを指す)の信頼性に対して、材料や製造工程の影響を的確にかつ迅速に把握 できる高度材料評価基盤を確立することを目標とした。(図2.2-3)

<u>本事業の目標</u>

半導体デバイス性能に直結する接合素子(p-n接合、 SiO₂-Si接合)の性能・信頼性まで含め、 半導体製造プロセス全体を俯瞰して 半導体材料が開発できる材料評価基盤を構築する

事業期間: 平成21年度~平成23年度 助成額: 1.4億円(1/2助成) 助成先: 次世代半導体材料技術研究組合(CASMAT)

<u>目的</u>

高機能材料の開発期間短縮による 半導体材料メーカの競争力維持・強化

図2.2-3 本プロジェクトの目標

NEDOは、本プロジェクトにおいて独自の材料開発技術をもった複数の企業の知見 を結集し、半導体集積回路のフロントエンドから配線工程、パッケージ組立工程まで の一貫したプロセス検証を行うことによって信頼性のある結合部材を提供できる評価 基盤を確立し、これを産業技術へつなげていくとともに、社会の共通基盤として情報 の整備、提供を行うもので、非常に重要な事業である。



2.3 事業の位置付け

図2.3-1 技術戦略マップ 2010 における半導体分野のシナリ

図2.3-1は技術戦略マップ2010における半導体分野のシナリオである。フロン トエンドと呼ばれる素子形成部分は、あすかプロジェクト、次世代半導体材料・プロ セス基盤技術の開発(MIRAI)プロジェクト、次世代プロセスフレンドリー設計技術 開発、ドリームチップ開発プロジェクト、高速不揮発メモリ機能技術開発、低炭素社 会を実現する超低電圧デバイスプロジェクトをはじめとする各種の研究開発プロジェ クトにより半導体分野を援助する。そのバックアップとして次世代半導体材料技術研 究組合(CASMAT)の半導体材料の評価の取り組みが位置付けられており、半導体集 積回路のフロントエンドから配線工程、パッケージ組立工程までの一貫したプロセス 検証を行うことによって信頼性のある部材を提供できる評価基盤を確立することは、 我が国の半導体産業にとっても重要なことである。

この技術戦略マップに基づいて、いくつかの「イノベーションプログラム」が策定

されており(図2.3-2)、「IT」、「ナノテク・部材」、「ロボット・新機械」、「エネ ルギー」、「環境安心」、「健康安心」、「航空機・宇宙産業」の7項目に分けられる。本 プロジェクトは、情報通信機器の高機能化や低消費電力化等の要求を満たす半導体集 積回路を実現するため、新たな機能性材料開発に貢献する評価基盤技術を開発し、さ らに開発した機能性材料を半導体及び半導体集積回路に適用できる統合的なソリュー ション技術を開発することを目的としており、「IT」、「ナノテク・部材」、「エネルギー」 の3プログラムに該当する。

イノベーションプログラムでの位置付け



図2.3-2 イノベーションプログラムでの位置付け

IT イノベーションプログラムでは、高度情報通信社会の実現のために、社会基盤を 支える IT 技術を活かし、イノベーションを創出するとともに、IT 産業再編を睨み、選 択と集中を図りつつ、持続的に競争力を強化することを目的としている。このために 必要な IT コア技術の革新に、本プロジェクトは属している。最終製品に占める半導体 の価格割合はこの 10 年で3割以上増加しており、今後の製品付加価値を高めるコアデ バイスの開発を行う IT コア技術の革新は重要である。(図2.3-3)



図2.3-3 ITイノベーションプログラムでの位置付け

ナノテク・部材イノベーションプログラムでは、ナノテクノロジーや革新的部材開 発技術を駆使して既存技術の微細化の壁を突破し、電子デバイス・光デバイスで世界 をリードするとともに、高度化された製造技術の開発を行う情報通信領域に属してい る。我が国の部材産業の強みを更に強化することで、他国の追随を許さない競争優位 を確保するとともに、部材産業の付加価値の増大を図る。(図2.3-4)

ナノテク・	部材イノベーションプログラム	
1 ナノテクノロジー	Ⅱ.情報通信領域 -光技術の革新利用- -半導体材料評価技術	IPGの目標
の加速化領域	-世界最先端デバイスの先導開発- 三次元光デバイス 伝播失すブライカル 半導体機能性材料 高度評価基盤技術	-ナノテクによる非連続技術革新-
- 垂直連携・異分野融合型 - nanotechnologyの加速化	オクス単型波教 新世語時代 0.6(毛根) イオン スピントロニクス 33.36.0 5.0(5.0)11.01 スピントロニクス 17.00 至エネ化を支える基盤技術 留大地支えの 17.00 年 イオンジェース 33.36.0 3.56(4.4) イアの重エネ化を支える基盤技術 留大地支える クナンレ (望れた新年単単体ま版) ディスコレイ制発・ 第7(5.0)13.61 5.4(6.2)	世界に先駆けてナノテクノロ ジーを活用した不連続な技術 革新を実現する。
ナノテクチャレンジ	II. ライフサイエンス・健康・医療領域 ・ナイテタノロジーを駆使した新しい医療技術・	-世界最強部材産業による価値創出-
36.0(36.5)	変質化DDB型 最初地震要実現のための分子イメージング機器 置性重要治理システム 4,3(4,6) 4,3(4,6) 3,4(3,4)	我が国部材産業の強みを更に 強化することで、他国の追随を 許さない競争優位を確保する
	Ⅳ. エネルギー・資源・環境領域 Ⅱ)資源制約を乗り越える!	値の増大を図る。
	ド)エネルギー制約を乗り越える! - 本新的な省工を報料	
<u>VI. 共通基盤領域</u>		-広範な産業分野での付加価値増大-
-ナノ材料の安全性評価 ナノ粒子特性評価 手法開発 4.0(3.7)		ナノテクノロジーや高機能部材 の革新を先導することで、これ ら部材を活用した情報通信、 ライフサイエンス、環境、エネ ルギーカドの幅広い産業の仕
	·持続可能な革新的化学技術-4.7(5.2)	加価値の増大を図る。
関連施策 〇技術戦略マップの策定	本数数/24 年20日が 第二クシン用 キーフル実証 6.8(1.6) かつ、サスティイブルケさルルブロセス技術 「第二体型を会影中」 5.0(5.0) かつ、サスティイブルケさルルブロセス技術 「第二体型を会影中」 「第二体型を会影中」 「第二体型を会影中」 「第二体型の安全を中す」 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全を中す。 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の安全の中 第二体型の 第二体型の安全の中 第二体型の安全の中 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の 第二体型の	-エネルギー制約・資源制約などの 課題解決-
・ナノテクノロジー分野 ・部材分野	V. 材料·部材領域	希少金属などの資源制約の
・ファイバー分野 ・GSC分野 など 〇ナノテクノロジー標準化 〇人材育成 など	- <u>広範な産業に決えする素質的な新材料</u> 毎年17月2日 第二人間のイリッド 新業業業業業業 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0] 50(10.0)[5:0	社会の実現など、解決困難な 社会の実現など、解決困難な 社会的課題の克服を目指す。

図2.3-4 ナノテク・部材イノベーションプログラムでの位置付け

エネルギーイノベーションプログラムでは、エネルギー資源の約8割を海外に依存 する我が国にとって、これを効率的に利用すること、即ち「省エネ」を図ることはエ ネルギー政策上の重要課題であり、次世代省エネデバイス技術を開発することで、エ ネルギー消費効率を2030年までに30%以上改善することを目指す。(図2.3-5)

I:	トルギーイノベーションプログラ	ム①総合エネルギー効率	の向上
育意	基礎 研究	美用化研究	美証 目標
即ち「省エネ」を図るこ	超燃焼システム技術 希少金属等 (24-326円) 増生物場種を活用した。高効率和収入ステム (24-326円) 増増減和砂球は高差は指示。 5.4億円(11.0億円)[5.0億円] <u>基新的電子や支えの</u> 本新的マイク四原に単利用部は <u>度は満知の量の</u> 2.4億円(12.0億円)] 増増減和型数以フロセス 1.2億円(5.0億円)[10.0億円] 増増減和型数以フロセス 3.4億(12.5億円) 2.4億(13.5億円) 4.0億円(3.5億円)	様様認識水世代技術開発 鉄鋼材質が蒸新的 の.8億円(1.2億円) 鉄鋼が質が蒸新的 の、8億円(1.2億円) 支効率 進作(10.0億円)[5.0億円] 支効率 進作(10.0億円)[5.0億円] 主が小り工程技術 <u>5.0億円(4.5)</u> 2.0億円(9.5億円) <u>4.0億円(15</u> 女力発電 孟効率-3点少率力次タービン実用化 山信日(15.4億円) 16.4億円(5.4億円)	壊滅係石炭ガス化 気電プラント の億円(20,7億円) 2 2 36.0億円(79.3億円) 2 36.0億円(79.3億円) 2 2 36.0億円(79.3億円) 2 36.0億円(79.3億円) 2 36.0億円(79.3億円) 2 36.0億円(79.3億円) 36.0億円(79.3億円) 2 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0億円(79.3億円) 36.0 36.0 36.0 36.0 36.0 36.0 36.0 36.0 36.0 36.0 36.0 36.0 36.0 36.0 36.0 36.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0 37.0
しとはエネルギー政制を海外に依存す	時空を超えたエネルギー利用技術 _{整料電道先端料学研究} カーボンナ/チューフ 8.6億円(9.6億円) キャベンが開発 3.3億億円(4.0億円) <u>本新設置電源</u> 3.3億億円(4.0億円) <u>金融設業温源現</u> 30.0億円(6元) 第.0.0億円(5.1億円) 3.00億円(5元) 第.7.0億	關体酸比物制、水素製造。結果、容量 料準度システムシステム等体研想、算用化酸的時度開発 (15.00gP) 37.00円(37.00gP)(67.76円) 27.00gP)(67.76円)(7.56円) 27.00gP)(67.76円)(7.56円) (2.60円) 書電システム技術開発、超数量電功機器 第10.00gP)(30.00gP) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円) (2.40円	高温超電調分-ブル実証 6.6億枚(以)6億円) 満給用 国体販化物影 発電 薄実証 7.2億円(B-70億円) 5.6億円)
戦策上の重要調	情報生活空間創生技術 有機免害為効率照明 1.6億円(3.5億円)[2.0億円] 低損失土プティカル 新機能部材 5.0億円(4.20) 5.0億円(4.0億円) 5.0億円(4.0億円) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.0億円(4.00) 5.000 5.000 5.000 5.000 5.000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.0000 5.00000 5.0000 5.0000 5.00000 5.0000 5.00000 5.00000 5.00000 5.00000 5.00000 5.00000 5.00000 5.00000 5.00000 5.00000 5.00000 5.00000 5.000000 5.00000 5.000000 5.000000 5.000000 5.0000000 5.0000000 5.0000000000	次出代基効率 マルチセラミックス膜 ウナディス技術開発 新香林林村 増代(10,4 48円) 2.0億円(3.2 6億円)(2.0億円) [5.0億円) 素型代大型低消費電力 次出代素効率(天永) 4億円(11、20億円)(5.0億円) 1.0億円(11、20億円)(5.0億円) 1.0億円(11、20億円)(5.0億円)	○ 年 度 ま 5 5 5 5 5 5 5 5 5 5 5 5 5
いって、これを	先進交通社会確立技術 造場強応 サステオブル エオルギーITS 小型構成の期間 ハイバーコンポジット10.8歳円(8,5歳円) 次世代機で原用 6.4歳円(8,2歳円) 8.0億円(78,0歳円)	型 ンジン供素繊維有合材 (55.0億円) (50.0億円) ま電システム技術開発 35.0億円(29.0億円)	世科電池システム等 実証研究 9.9億円(13/0億円) 9.10億円(13/0億円)
効率的に利用	次世代省エネデバイス技術 ナパエレクトロニクス 大部本版材料 5構造 3(7億円 (5.6億円) 3.6億円) 10.0億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00億円 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.00 11.	大世代ダロセス /⊴ンチップ フレンドリー教計 ○使円) 6.9億円(巻.9億円)	以上改善
すること、	 一般・共通・その他 ホシー使用合理化 金星技術交換加 北を目をないそー 非化日本なルモー 水と日本なルモー 水と日本なルモー 7.0億円(69.0億円) 2.6億円で6.0億円) な生気術研究助成 ・0億円(69.0億円)	新エネルギイ技術実用化補助 0.6億氧(3.0億円)	5

図2.3-5 エネルギーイノベーションプログラムでの位置付け

本プロジェクトは、「IT」、「ナノテク・部材」、「エネルギー」の3プログラムに位置 付けられており、様々な観点からみても重要なプロジェクトであるといえる。

Ⅱ. 研究開発マネジメントについて

事業の目標

1. 1 関連する過去プロジェクト

NEDO は、平成 15 年 3 月に設立された、世界に先駆け開発材料評価専用ラインを有 する、半導体材料メーカ結集体である次世代半導体材料技術研究組合(以下、CASMAT という。 Consortium for Advanced Semiconductor Materials and Related Technologies の略 称)を助成先として、過去に2つのプロジェクトを実施した。

平成 15~17 年度には『次世代半導体ナノ材料高度評価プロジェクト』を実施した。 このプロジェクトでは、300 mm ウェーハ・65 nm ノード対応のプロセス装置を導入し て配線工程(BEOL) ー貫試作ライン及び評価・分析装置等を整備し、ウェーハレベル での材料評価を可能とし、BEOL における材料評価方法の研究、材料評価用 TEG(Test Element Group)の開発、統合ソリューションの研究を実施した。また、平成 18~20 年 度には『次世代高度部材開発評価基盤の開発』を実施した。このプロジェクトでは、 組立工程(パッケージ)に必要なプロセス装置、信頼性試験装置等を整備し、BEOL からパッケージまでの一貫評価を可能とし、45 nm ノードにも適用できる材料評価用 TEG の開発、低圧 CMP、低温キュアなどの新プロセスの研究、パッケージにおける材 料評価方法等の研究を実施してきた。

この2つのプロジェクトの事後評価結果を図1-1に示す。評価は事業の位置付け・ 必要性、研究開発マネジメント、研究開発成果、実用化・事業化の見通しの4項目に ついて、3,2,1,0点の4段階評価とし、評価委員の評点の平均値を算出して行う。 各項目の評点が1点以上、かつ、研究開発成果の評点と実用化・事業化の見通しの評 点の合計点が3点以上を合格、4点以上を優良とするものである。



図1-1 過去のプロジェクトとその事後評価結果

『次世代半導体ナノ材料高度評価プロジェクト』の評価は「合格」であった。いち 早い研究開発と材料評価の共通基盤構築は産業的にきわめて有効であったとしながら も、事業規模の期待値に対して投資額が過大との印象があり、今後の大きな波及効果 に期待するとの評価を得た。また、構築した評価環境を有効利用し、半導体デバイス の新しい技術進展に対応した評価環境・評価技術の拡張的展開を望むとの今後の提言 を得た。

『次世代高度部材開発評価基盤の開発』の評価は「優良」であった。個別のデバイ スメーカが実施してきた部材評価が、材料メーカでの材料開発段階で可能となったこ とは半導体産業全体の開発効率化に大きく寄与し、組合としての CASMAT は実質的に コンサルタント機能を果たしているとされた。また、微細化のみの事業前提としない こと、CASMAT を継続的に維持活用できるような「常設機関化」を考えるべきとの今 後の提言を得た。

NEDO はこれらの評価結果を踏まえ、図1-2に示すように、本プロジェクトでは 過去のプロジェクト成果を活用し、更なる評価領域の拡大による、材料評価基盤とし ての拡張を目指すこととした。



図1-2 本プロジェクトと過去プロジェクトの関係

1.2 事業の目標

本プロジェクトでは、平成 21~23 年度の 3 年間で、半導体デバイス性能に直結する 接合素子(p-n 接合、SiO₂-Si 接合)の性能・信頼性まで含め、半導体製造プロセス全 体を俯瞰して半導体材料が開発できる材料評価基盤を構築する。

材料評価基盤としては、具体的にはツールとしての TEG と材料評価基準書とした。

図1-3には、各研究開発項目との関係を示した。



図1-3 目標と材料評価基盤の構成

各研究開発項目は以下の通りである。

研究開発項目① 接合素子を含む材料評価用配線 TEG の開発

材料とプロセス条件が接合素子の信頼性に与える影響を定量的に抽出できるように、 接合素子を有する TEG マスクを設計する。接合素子を備えたウェーハ上に基準材料を 用いて配線 TEG を形成して形状や電気特性を検証する。検証結果を解析して TEG マ スクを改良し、接合素子の信頼性への影響を評価できる材料評価専用 TEGを開発する。 研究開発項目② 材料による金属汚染、応力影響の評価方法の開発

研究開発項目①で得られた TEG マスクを用いて、300 mm シリコンウェーハ上に接 合素子を作成し、さらに配線形成を行い、製造工程に用いる半導体材料あるいは製造 プロセスによる接合素子への影響(金属汚染、応力、電荷蓄積など)が把握できる電 気特性の測定方法や解析方法、また、接合素子の信頼性の試験方法や測定結果の解析 方法を開発する。

研究開発項目③ 半導体プロセス全体を考慮した材料評価基盤の開発

対象とするパッケージをワイヤーボンド型とフリップチップ型とし、接合素子と Cu/low-k 配線を有するウェーハのパッケージ組立工程の基準プロセスと評価方法を確 立する。さらに、熱、応力、水分などが電気特性や材料に与える影響を把握し、信頼 性評価技術を確立する。得られた知見を迅速に各工程にフィードバックし、フロント エンドからバックエンド、パッケージまでの半導体プロセスにおいて次世代半導体以 降にも対応する材料を一貫して評価できる評価基盤を確立する。

2. 事業の計画内容

2.1 事業の計画内容及び全体スケジュールと予算

2.1.1 研究開発の内容

3つの研究開発項目に対する必要性と具体的内容を示す。 研究開発項目① 接合素子を含む材料評価用配線 TEG の開発 「最終目標]

材料とプロセス条件が接合素子の信頼性に与える影響を定量的に抽出できるように、 接合素子を有する TEG マスクを設計する。接合素子を備えたウェーハ上に基準材料を 用いて配線 TEG を形成して形状や電気特性を検証する。検証結果を解析して TEG マ スクを改良し、接合素子の信頼性への影響を評価できる材料評価専用 TEGを開発する。 [必要性]

半導体集積回路の消費電力低減には配線の低抵抗化、低寄生容量化が重要である。 しかし、急速に微細化・高集積化が進展する半導体デバイスの開発においては、従来 の手法では限界に達しつつあり、ナノレベルで制御された高度な機能を有する材料の 導入が望まれている。ところが、新材料を半導体製造工程に導入する際の材料起因の 課題や問題点、半導体の信頼性などに及ぼす影響を的確迅速に予測できる評価技術が 確立されていないことが、高機能性材料開発のネックになっている。これを解決する ためには、材料開発支援ツールとして材料評価用の回路パターン(TEG)を開発し、 それを用いて各プロセス条件に対応した材料適性の評価を進める事が不可欠である。

『次世代高度部材開発評価基盤の開発』では、45 nm ノード世代に対応して、配線素 子を用いて配線工程から組立工程に至る要素技術および材料開発支援ツールの開発を 行ってきた。その結果、配線からパッケージまでの一貫した材料評価基盤を構築し、 材料開発効率の抜本的改善ならびに統合ソリューションの開発に貢献してきた。

しかし、新たな材料を短期間で半導体製造に実用化するためには、半導体製品の信 頼性への影響が直接把握できる材料評価基盤が必要である。即ち半導体デバイス性能 を支配する接合素子の信頼性に対して、材料や製造工程の影響を的確にかつ迅速に把 握できる高度材料評価基盤を確立し、半導体材料の問題点や課題を明確にして材料開 発をより一層高効率化しなければならない。さらに、製造工程全体を一貫して評価す ることにより、開発された新機能性材料とプロセス条件を最適化した統合ソリューシ ョンを提案し、半導体製造技術の開発効率をも向上していく必要がある。半導体デバ イス性能に直結する接合素子の信頼性への影響を直接評価するためには、フロントエ ンドからパッケージまで評価できる TEG が必要である。

[研究開発の具体的内容]

半導体材料および製造プロセスが半導体集積回路の性能や信頼性に及ぼす影響を効 果的に評価するため、接合素子を含んだ TEG を用いる。材料やプロセスに関する技術 的知見をベースに、この TEG で評価するべき評価項目を詳細に決定する。評価項目に 基づいて、接合素子の構造と、さらにその上に形成される配線構造およびパッケージ 化のための再配線構造などを開発し、その構造を作成するための TEG マスクを開発す る。このマスクを用いて、300 mm シリコンウェーハ上に接合素子を有する TEG を試 作し、TEG の平面構造や断面構造の観察、電気特性の測定を行い、TEG マスクの検証
を行う。この検証に基づき、材料やプロセスの影響をさらに効果的に評価できるよう に TEG マスクを改良し、接合素子を含んだ材料評価用 TEG を開発する。

研究開発項目② 材料による金属汚染、応力影響の評価方法の開発

[達成目標]

研究開発項目①で得られた TEG マスクを用いて、300 mm シリコンウェーハ上に接 合素子を作成し、さらに配線形成を行い、製造工程に用いる半導体材料あるいは製造 プロセスによる接合素子への影響(金属汚染、応力、電荷蓄積など)が把握できる電 気特性の測定方法や解析方法、また、接合素子の信頼性の試験方法や測定結果の解析 方法を開発する。

[必要性]

配線工程に使用する材料による金属汚染・応力の影響は、リーク電流の増大・耐圧 低下・界面準位増加及び界面電荷増加など接合素子の性能や信頼性に悪影響を及ぼす。 この影響を効果的に評価するためには、配線に用いられた材料やプロセスが接合素子 の特性にどのような相互影響を与えるかを把握できる評価方法を開発する必要がある。 即ち、接合素子を含む TEG を用いて、接合素子上の配線でのゲート絶縁膜の耐圧やリ ーク電流特性を詳細に評価することによって、材料やプロセスによる重金属汚染、あ るいは応力によるリーク電流の増大や接合耐圧の低下を把握する事が必要である。 [研究開発の具体的内容]

研究開発項目①の TEG マスクを用いて、300 mm シリコンウェーハ上に接合素子を 作成し、さらに配線形成を行って、TEG の初期的な電気特性、信頼性を測定、解析す る。

電気特性の測定、解析例としては、p-n 接合の逆方向電流を測定し、リーク電流値の変 動およびその温度変化、接合耐圧の変動の解析などがある。これにより金属汚染や応 力の影響を評価する。この評価を行えるように接合の不純物濃度を最適化する。また、 SiO₂-Si 接合を用いた場合は、容量-電圧特性の測定、リーク電流などの電気特性の測定 を行い、その解析により材料やプロセスの影響を評価する。さらには、高温放置、温 度サイクル、高温高湿放置など各種の試験を行って接合の電気特性の変動を解析し、 材料やプロセスの影響を評価する。ここでは、製造工程に用いる半導体材料あるいは 製造プロセスによる金属汚染、応力、電荷蓄積などの接合素子への影響を把握できる 電気特性の測定方法や解析方法、また、接合素子の信頼性の試験方法や測定結果の解 析方法を開発する。

研究開発項目③ 半導体プロセス全体を考慮した材料評価基盤の開発

[達成目標]

対象とするパッケージをワイヤーボンド型とフリップチップ型とし、接合素子と Cu/low-k 配線を有するウェーハのパッケージ組立工程の基準プロセスと評価方法を確 立する。さらに、熱、応力、水分などが電気特性や材料に与える影響を把握し、信頼 性評価技術を確立する。得られた知見を迅速に各工程にフィードバックし、フロント エンドからバックエンド、パッケージまでの半導体プロセスにおいて次世代半導体以 降にも対応する材料を一貫して評価できる評価基盤を確立する。 [必要性]

新たな材料を短時間で半導体製造に実用化するためには、半導体製品の信頼性への 影響を直接把握でき、さらに、製造工程全体を一貫して評価できる材料評価基盤が必 要である。この評価基盤を活用することにより、新機能性材料の高効率開発とともに、 半導体製造技術の開発効率をも向上させる事ができる。

[研究開発の具体的内容]

対象とするパッケージをワイヤーボンド型とフリップチップ型とし、300 mmウェー ハを前提とした再配線工程、バックグラインド、ダイシング、ピックアップ、ボンデ ィング、封止等の各工程において、接合素子とCu/low-k配線を有するウェーハ、チップ にかかる外力等に着目し、電気特性変動、材料破壊、腐食等の評価を中心とする材料 ープロセス、材料-材料間の影響評価を実施し、評価方法の妥当性を検証しつつ、基 準プロセスと評価方法を確立する。

さらに信頼性評価技術については、前述の対象パッケージを用いて、熱、応力、水 分等が接合素子の電気特性や材料に与える影響に着目して吸湿リフロー、耐湿性試験、 温度サイクル試験を行い、チップの接合素子の電気特性変動、配線層を含む各界面の 剥離状況、配線層を含む材料の破壊、腐食等の評価を中心とする基準プロセスと評価 方法の確立を行う。最終的には、組立プロセス、パッケージ信頼性評価の各段階で得 た知見を迅速に接合素子工程や配線工程、組立工程の評価段階にフィードバックし、 フロントエンドからバックエンド、パッケージまでの半導体プロセスにおいて次世代 半導体以降にも対応する材料を一貫して評価できる評価基盤を確立する。

2. 1. 2 全体スケジュール

全体のスケジュールについて、図2-1に示す。

年 度 研究課題	平成21年度(2009)	平成22年度(2010)	平成23年度(2011)
①接合素子を含む材料 評価用TEGの開発	TEGマスク設計	マスク検証と修正	TEGの検証
②汚染や応力の高感度 評価方法の開発	接合素子の 評価技術調査	接合素子を用いて汚 材料の評価	。 染や応力の高感度な 「基盤を確立
③半導体プロセス全体を 考慮した材料評価 基盤の開発	接合素子へのBEOL 材料影響の調査	半導体プロセス全体な 把握できる評	と考慮して材料影響を 価基盤の確立

組合は助成事業のほか、自主事業として材料評価基盤の高度化を実施しており 得られた知見は助成事業にも反映されている。

図2-1 全体スケジュール

2.1.3 予算

研究開発費を図2-2に示す。本プロジェクトは平成21~23年度の3年間で総事業 費が280百万円、助成比率が1/2の助成事業であるため、うちNEDO助成費は140百 万円である。年度毎の予算は図2-2の通り。

平成21~23年度の3年間で 総事業費: 280百万円 内NEDO助成費: 140百万円 (助成比率1/2)								
	平成21年	度	平成22	年度	平成23	年度		
総事業費 (内NEDO助成費)	120百万 (60百万F	円 円)	80百7 (40百7	5円 5円)	80百7 (40百7	5円 5円)		
	<u>参考データ</u>			CASMAT I	CASMATI	CASMATI		
			洋業費	-	30億円	30億円		
		NEDO (内NE	事業 総事業費 EDO助成費)	110億円 (50億円)	15億円 (7.5億円)	2.8億円 (1.4億円)		
図クーク予算								

2.2 研究開発の実施体制

本助成事業は、NEDO が公募によって選定した次世代半導体材料技術研究組合 (CASMAT)により、平成21年度から平成23年度の3年間にわたり実施されたもの であり、CASMATは、下記の国内有力材料メーカ7社を組合員とする研究組合である。

組合員企業:JSR 株式会社

住友ベークライト株式会社 東レ株式会社 日産化学工業株式会社 日立化成工業株式会社 三菱化学株式会社 昭和電工株式会社(平成 22 年 3 月末まで)

NEDO は本助成事業にプロジェクトリーダーを設けず、主任研究員として川本佳史 氏をおいた。川本氏はデバイスメーカ出身の半導体プロセスに精通した技術者であり、 また組合員企業出身でないことから、中立な立場での研究指導が可能となった。(図2 -3)



図2-3 実施体制

2.3 研究開発の運営管理

2. 3. 1 CASMATの運営スキーム

本プロジェクトでは各組合員企業に共通する次世代半導体多層配線工程のインフラ を整備し、材料評価方法及び統合的部材開発支援ツール(TEG)を開発し、各組合員 企業の材料開発に活用した。その評価結果やデータは全組合員に原則として公開され、 組合員自身がそれぞれの実力を早く正確に知る事により、各組合員企業における開発 戦略を明確にすることができた。これは結果として、材料に対する研究開発の効率化 及び選択と集中に繋げることを目指した。

しかしながら、本プロジェクトを実施した CASMAT には、競合関係にある国内の有 カ半導体材料メーカ 7 社が参加し、組合員各社の所有する材料に関する産業財産権及 び事業戦略は組合員各社に帰属することを原則としているため、本プロジェクトの運 営を共通プログラムと特定プログラムの 2 つに分けることで、組合員各社の利害を調 整した。

共通プログラムは、評価基盤確立のために特定の組合員から材料が提供されるが、 最終的に一部の情報が全組合員に公開されるものである。したがって、共通プログラ ムの実施に当たっては、材料を提供する組合員の機密を遵守することが極めて重要で ある。材料の提出、評価について組合員側と十分な打合せを行って実験計画を策定し、 初期評価については組合員から一時的に派遣される研究者(協定研究員と呼んでいる) と共同で実施することによって、実験の効率向上と問題点の早期把握に努めた。実験 データをほぼそのままドキュメント化したものは、秘密情報として組合内で管理し、 実験データを評価、解析した結果としてドキュメント化したものは、公開情報として 全組合員に発信した。評価対象材料名はコード番号で管理し、商品名や提供組合員名 は公表していない。従って組合員は、評価結果のうち、自社材料の他社材料に対する 位置付けを知ることは出来るが、他社材料についての商品名や提供組合員名を知るこ とは出来ない。組合員自身が評価内容を検討することで、材料の開発指針を立案する と同時に、将来の選択と集中を促すのが目的である。

一方、特定プログラムは、材料の早期実用化を促進するための共同研究プログラム であり、特定の組合員とその顧客であるデバイスメーカあるいは半導体製造装置メー カが一体になった実用化チームを形成し、提案材料の評価と組合員の改良材料の評価 結果をもとに、組合との共同研究開発契約を締結して組合の製造装置、評価機器を利 用して開発材料の実用化研究を行った。

この実用化研究の結果は、特定の組合員を含む実用化チームのみが所有し、他の組合員に対しては全く公表されない。

以上述べたように、本助成事業の運営を共通プログラムと特定プログラムの2本立て で運営することにより、各組合員企業の秘密情報を確保しながら、共通の評価基盤を 開発することが可能な運営方法を構築した。

2.3.2 研究の運営管理

CASMATでは理事会、運営委員会、技術委員会を設置し、事業の運営管理をCASMAT 外からも監視する体制をとっている。

理事会は、組合員取締役で構成され、4半期ごとに開催して、事業の進捗状況の妥当 性、重要な設備投資、運営の妥当性等の最終的な判断している。

運営委員会は、組合員の事業管理者で構成され、毎月開催し、日常的に運営状況の 妥当性を判断する。プロジェクト期間中に35回開催された。

技術委員会は組合員の研究管理者で構成され、毎月開催し、研究進捗状況の妥当性 を判断している。プロジェクト期間中に36回開催された。

成果報告会は、本プロジェクトで実施した材料の評価方法やTEGの開発における研 究成果、組合員からの提案材料の評価結果等について、春と秋の年2回、組合員の研究 者を対象として開催されるもので、成果の普及に努めるものである。プロジェクト期 間中に6回開催された。

幹部会は組合員企業の幹部が、重要組合運営事項について討議する場であり、プロ ジェクト期間中に6回開催された。

企業化検討会は、企業化について討議する場であり、平成25年3月末の組合解散予定 が明確になった後は、事業継承、解散後の企業化のあり方についての討議を行ってきた。

上記の会合にはNEDOの事業推進部からも適宜出席し、研究開発の運営管理を行った。

また、この他に、発明審議会があり、特許などの産業財産権について討議される場である。川本氏を議長とし、半導体デバイスメーカでの特許部門経験を持つ弁理士を特許アドバイザーとして招聘し、届出のあった発明等が職務発明か否か、ノウハウか 否かの認定を行う。特許については、内容を十分に吟味した上で出願がなされてきた。 プロジェクト成果について討議されたのは13回である。

また学会など外部発表については、報告内容を精査し、組合内稟議を経て認可を与 えた。図2-4にまとめを示す。

II - 9

NEDOは各種委員会に参加し、運営状況・研究進捗状況の確認を実施

運営委員会 35回
 プロジェクト全体の運営方針を議論。運営委員(各組合員企業)が出席。
 技術委員会 36回

研究内容についての討議。技術委員(各組合員企業)が出席。

- 発明審議会 13回 発明等が職務発明か否か、ノウハウか否かの認定を行う場。 職務発明の場合のランク付け。 研究部長を議長とし、研究従事者の本組合における上長、担当事務局員 および産業財産分野における専門家等を委員として構成
- ▶ 成果報告会 6回

半期に1回行われる研究成果を報告。各組合員企業が出席。

- 幹部会 6回
 組合員企業の幹部が、重要組合運営事項を討議。
- ▶ 企業化検討会 7回 CASMATの企業化について検討。企業化検討委員が出席。

図2-4 研究の運営管理

2. 4 研究開発成果の実用化・事業化に向けたマネジメントの妥当性

下記の観点から、マネジメントは妥当であったと考える。

1)研究開発マネジメント

材料メーカが共通して活用できる材料評価基盤を構築するには一材料メーカの力で は非常に困難なことであり、競合する材料メーカが参画する体制を構築する必要があ った。また材料開発に関わるプロジェクトにデバイスメーカ技術者が参加する体制を 構築する必要があった。これにより、材料評価基盤の構築という成果の実用化を促進 した。

2) 運営マネジメント

プロジェクトリーダーを設けず、材料メーカ出身でない中立な立場の主任研究員を おいた。また評価材料のコード化、評価結果の公開・非公開の取扱いを明確化するこ とにより、競合である材料メーカ個別の技術の保護を行い、事業化に結び付きやすい ようにした。

具体的には、下記の通り。

材料を提供する組合員の機密を遵守することは極めて重要であり、材料の提出、評価については組合員側と十分な打合せを行って実験計画を策定し、実験の効率向上と問題点の早期把握に努めることとした。実験データをほぼそのままドキュメント化したものは、秘密情報として組合内で管理し、実験データを評価、解析した結果としてドキュメント化したものは、公開情報として全組合員に発信した。評価対象材料名はコード番号で管理し、商品名や提供組合員名は公表しないこととした。組合員は、評価結果のうち、自社材料の他社材料に対する位置付けを知ることは出来るが、他社材料についての商品名や提供組合員名を知ることは出来ない。組合員自身が評価内容を検討することで、材料の開発指針を立案すると同時に、将来の選択と集中を促すこと

が可能となった。

3)知的財産マネジメント

材料評価に関わる知的財産はCASMAT、開発材料に関する知的財産は材料メーカに 帰属するとし、知的財産の保護と事業化を推進した。

4) 実用化の推進

材料メーカの事業化を支える材料評価基盤の実用化を促進した。これはⅣ.実用化・ 事業化の見通しに詳細を記載する。

5) 過去事業の成果・設備資産の有効活用

次世代半導体ナノ材料高度評価プロジェクト/次世代高度部材開発評価基盤の成果・装置を引き続き活用、また、次世代半導体材料・プロセス基盤(MIRAI)プロジェクトのCVD装置を利活用することで、実用化を推進した。

<u>研究開発マネジメント</u>

競合する材料メーカが参画する、及び、材料開発に関わる事業へデバイ スメーカ技術者が参加する体制構築

<u>運営マネジメント</u>

中立な立場の主任研究員の配置、評価材料のコード化、評価結果の公開・非公開の取扱明確化による、材料メーカ個別技術の保護 (協調領域と競争領域の峻別)

<u>知的財産マネジメント</u>

帰属の明確化(評価方法:CASMAT、材料:材料メーカ)による、材料メーカの知的財産の保護と事業化の促進

<u>実用化の推進</u>

材料メーカの事業化を支える材料評価基盤の実用化推進

<u>過去事業の成果・設備資産の有効活用</u>

*次世代半導体ナノ材料高度評価プロジェクト/次世代高度部材開発評価 基盤の成果・装置の活用 *次世代半導体材料・プロセス基盤(MIRAI)プロジェクトのCVD装置の活用

図2-5 NED0のマネジメントの妥当性

3. 情勢変化への対応

現クリーンルームの契約期間が平成24年度末までであったため新規研究拠点の検討 を、また組合としての拡大と1社あたりの賦課金の減額を目的に、新規の組合員企業、 特に半導体装置メーカの参加の検討を実施してきた。

しかしながら、平成 21 年のリーマンショック、平成 23 年の東日本大震災により、 情勢が大きく変化した。新規研究拠点の検討については、移転費用も含めて経済性が 成り立つ適切な新規研究拠点を見出すことができなかった。新規の組合員企業の参加 については、候補となっていた装置メーカが経営上の判断から参画を断念せざるを得 なくなった。以上のことを踏まえ、次世代半導体材料技術研究組合は平成 24 年度末で 解散する予定である。



NEDO では、上記のような情勢変化への対応として、本プロジェクトの成果である 材料評価基盤を組合解散後も材料メーカが継続して活用できる体制の構築を行った。

接合素子を有する顧客デバイス類似構造 TEG については、平成 24 年度内に TEG を 製造委託できるライセンス先を選定し、契約を完了させる。平成 24 年 10 月以降は、 組合での作成は不可能になるので、ライセンス先での TEG 作成が可能になるようにし、 材料メーカが引き続き入手できるようにする。平成 25 年度以降は、ライセンス許諾に 関する契約などを事業承継会社が引き継ぐ。

材料評価基準書については、既に配布済みであり、材料メーカが各自で活用する状況になっており、今後も引き続き活用する。また普及の観点から、ライセンス事業も 推進する。平成 24 年度内に特許を事業承継会社に移管し、平成 25 年度以降は、権利 化判定、ホームページでの開示、実施許諾を事業承継会社で行う。

Ⅲ. 研究開発成果について

1. 事業全体の成果

1.1. 各研究開発項目の目標達成状況

1.1.1.背景

次世代半導体材料技術研究組合(CASMAT)は平成15年設立以来、評価材料すなわち組合員企業の開発、製品化材料は、BEOL以降の材料としてきた。具体的には、図 1.1.1ー1に示すような5分野の材料である。半導体製造プロセスの流れの中で これらの材料が適用される工程を図1.1.1ー2に示す。評価材料は、配線工程と 組立て工程に用いる材料である。また、ここで半導体工場での工程は、各工程を図の 中で左に示すように、基板工程(FEOL)、配線工程(BEOL)、組立て工程(後工程)、 試験・信頼性試験工程(後工程)の4つに分類できる。さらに、試験・信頼性試験工 程(後工程)は配線とデバイスに分けられる。評価材料においては、半導体工場での どのような工程を経て材料が評価されるかが重要であり、部分的な工程で材料を充分 に評価できる場合と、多くの工程を経ないと充分な評価ができない場合がある。



図 1.1.1-1 CASMAT における評価材料



1.1.2. 目標の妥当性

半導体工場での工程の分類で、CASMAT のこれまでの評価領域を示すと、図1.1. 2-1のようになる。平成20年度に完了したCASMATIOプロジェクト「次世代高度 部材開発評価基盤」の開発までは、評価材料を用いる配線工程以降を評価領域とし、 また、試験・信頼性試験工程では配線のみであり、デバイスを評価領域にはしていな かった。これでは、まだ材料影響をすべて明らかにすることができないと考えて、平 成21年度から開始した今回のプロジェクトでは、基板工程およびデバイスの試験・信 頼性試験工程まで評価領域を拡大することとした。これにより、半導体トータルプロ セスでの配線とデバイスの性能、信頼度を検証する材料評価基盤を構築することがで きる。



プロジェクトでは、半導体デバイス性能に直結する接合素子(p-n 接合、SiO₂-Si 接 合など)の性能・信頼性まで含め、半導体製造プロセス全体を考慮して半導体材料を 開発するための材料評価基盤を構築することを基本的な目標として、平成 21 年度から 23 年度までの3 年間実施した。ここで材料評価基盤は、さまざまな要素から構成され るが、開発する成果から見ると材料評価用の TEG と材料評価基準書で構成される。こ の材料評価基盤と研究開発項目の関連を図1.1.2-2に示す。材料評価用の TEG に関しては、おもに研究開発項目①接合素子を含む材料評価用配線 TEG の開発と②材 料による金属汚染、応力影響の評価方法の開発が関与し、材料評価基準書に関しては、 おもに研究開発項目②と③半導体プロセス全体を考慮した材料評価基盤の開発が関与 する。研究開発成果の概要について以下に研究開発項目毎に、研究目標と研究開発成 果、目標達成状況を述べる。



図 1.1.2-2 材料評価基盤とそれぞれの研究開発項目の関連

1.1.3. 目標達成状況

目標達成状況について、研究開発項目毎に以下に示す。

研究開発項目① 接合素子を含む材料評価用配線 TEG の開発

研究目標は、材料とプロセス条件が接合素子の信頼性に与える影響を定量的に抽出 できるように、接合素子を有する TEG マスクを設計する。接合素子を備えたウェーハ 上に基準材料を用いて配線 TEG を形成して形状や電気特性を検証する。検証結果を解 析して TEG マスクを改良し、接合素子の信頼性への影響を評価できる材料評価専 TEG を開発することである。

研究開発成果は、

- a. 試作を安価に、かつ容易にするため、KrF、i線露光に対応できる最小寸法 0.2 μm、 チップサイズ 21.5×26.9 mm²、マスク枚数 12 枚として、種々の構造や面積を有する p-n 接合素子、ゲート容量素子、トランジスタ、抵抗素子、アンテナ TEG、腐食 TEG、 リングオシレータ (RO) などを設計した。
- b. FEOL のプロセスフロー、種々の材料の膜厚やイオン打込み条件などの各工程の処 理条件を策定して、ウェーハ試作を外注し、接合素子を含む FEOL の試作を完了さ せた。
- c. FEOLプロセスを完了したウェーハを用いて、CASMATでBEOLプロセスを実施し、 接合素子の電気特性を測定することができる FEOL/BEOL 統合 TEG を完成させた。

- d. p-n 接合や容量素子など単純な接合素子に加え、その FEOL プロセスで同時に形成 されるトランジスタ、抵抗負荷型インバータで構成した RO などの電気特性を測定 し、期待値通りの特性を確認し、TEG を検証した。
- e. 配線間容量を伝播負荷とする RO の発振周波数測定から、相対的にではあるが、多 層配線の層間絶縁膜の比誘電率を評価できることを確認した。
- f. マスク修正および外注先変更にともなうプロセス条件を再策定し、ほぼ同様の電気 特性が得られることを確認した。

以上の研究開発成果が得られ、目標は達成できたと考える。

この研究開発項目では、材料評価基盤を構成する材料評価用の TEG を完成させた。その結果を図1.1.3-1に示す。TEG マスクの設計を CASMAT にて行い、FEOL 工程を外注にて試作し、BEOL 工程を CASMAT にて試作した FEOL/BEOL 統合 TEG の 300 mm ウェーハの外観と1ショットの実体顕微鏡画像を示している。また、1ショットの中には TEG に搭載された種々の素子を示している。



図 1.1.3-1 材料評価用に開発した FEOL/BEOL 統合 TEG の 300 mm ウェーハの外観と1ショットの実体顕微鏡画像 研究開発項目② 材料による金属汚染、応力影響の評価方法の開発

研究目標は、研究開発項目①で得られた TEG マスクを用いて、300 mm シリコンウ エーハ上に接合素子を作成し、さらに配線形成を行い、製造工程に用いる半導体材料 あるいは製造プロセスによる接合素子への影響(金属汚染、応力、電荷蓄積など)が 把握できる電気特性の測定方法や解析方法、また接合素子の信頼性の試験方法や測定 結果の解析方法を開発することである。

研究開発成果は、

- a. Cu などの重金属汚染は、p-n 接合素子の逆方向電流を測定することにより、評価 できることがわかった。
- b. Na、K などのアルカリ金属汚染は、寄生 MOS トランジスタのゲートにバイアス 印加して、しきい電圧を測定し、その変動量から評価できることがわかった。
- c. 応力の影響は、n+層、n-層、poly-Siのそれぞれの抵抗素子の電流方向に、基板を 反らせて応力印加することにより抵抗が増減することから、それらの抵抗素子の抵 抗変化により評価できることがわかった。
- d. 容量素子のゲート電極側に大面積のアンテナ電極を接続したアンテナ TEG のゲ ート耐圧測定により、プロセスや材料に起因する電荷蓄積の効果を評価することが できた。
- e. CMP プロセスで発生する Cu の腐食については、配線抵抗の変化を評価すること により、p-n 接合電池、Cu イオンの濃淡電池それぞれによる腐食現象を把握するこ とができた。

以上の研究開発成果が得られ、目標は達成できたと考える。

研究開発項目③ 半導体プロセス全体を考慮した材料評価基盤の開発

研究目標は、対象とするパッケージをワイヤーボンド型とフリップチップ型とし、 接合素子と Cu/Low-k 配線を有するウェーハのパッケージ組立工程の基準プロセスと 評価方法を確立する。さらに、熱、応力、水分などが電気特性や材料に与える影響を 把握し、信頼性評価技術を確立する。得られた知見を迅速に各工程にフィードバック し、フロントエンドからバックエンド、パッケージまでの半導体プロセスにおいて次 世代半導体以降にも対応する材料を一貫して評価できる評価基盤を確立することであ る。 研究開発成果は、

- a. Low-k 材料が半導体プロセスにおいて受けるダメージについて、 櫛形の配線間容 量を伝播負荷とするリングオシレータの発振周波数を測定することにより、実効的 な比誘電率を高精度に評価する方法を開発した。
- b. Low-k 材料の電気的性質の1つである分極特性について、寄生 MOS トランジスタ のゲートに周期的にバイアスを印加した時のしきい電圧変動幅を測定することによ り評価する方法を開発した。
- c. ワイヤーボンド型として、208 ピン QFP を外注にて組立て、Low-k 材料、BC 材料 の影響を接合素子の電気測定により調査したが、それらの違いは顕著に現れなかっ た。
- d. QFPではリングオシレータの発振周波数が6%程度低下した。モールド材の収縮 による圧縮応力により、負荷 poly-Si 抵抗の増加などの影響と推察される。
- e. フリップチップ型として、種々の BC 材料で再配線し、WLP を外注にて組立て、 接合素子の測定、温度サイクル試験などを行ったが、材料影響は出現せず、むしろ 剥離やデージーチェーン断線に BC 材料の違いによる影響が顕著に現れ、新たな評 価指標として剥離耐性係数を創出した。

以上の研究開発成果が得られ、目標は達成できたと考える。

研究開発項目の②と③では、もう一つの材料評価基盤を構成する評価基準書を完成さ せた。その件数を表1.1.3-1に示す。材料評価基準書は、試料の作成方法、測 定装置と測定方法、実際の提案材料での評価結果などを文書化してまとめたものであ る。分野としては、評価材料としてのLow-k材料、CMP 関連材料、バッファーコート 材料、評価試料としてパッケージ組立てまで実施する一貫評価、試料作成や測定方法 を支援するものとしてプロセスフロー、TEGマスク説明書、電気測定方法の7分野と した。また、評価レベルとして簡単な構造から複雑な構造になるに従って5つのレベ ルに分類した。材料評価基準書トータルは190件であり、これらは組合員に公開して いる。今後、材料開発における評価技術として役立てていただくことを期待している。 評価基準書に関して、その一覧表の例と、記載内容について、図1.1.3-2に示 す。なお、評価基準書のいくつかの具体例は、**Ⅲ.2.4**に掲載する。

評価レベル	レベル1	レベル2	レベル3	レベル4	レベル5	トータル
分野 (材料、技術)	単層膜	複数工程	1層配線	多層配線	信頼性	190
Low-k材料	7	5	6	1	3	22
CMP関連材料	13	0	14	0	1	28
バッファーコート膜	2	3	12	0	3	20
PKG一貫評価	0	0	0	6	7	13
プロセスフロー	0	0	3	30	7	40
マスク説明書	0	0	1	29	5	35
電気測定法	0	0	0	25	7	32

表 1.1.3-1 評価基準書の件数

評価基準書一覧

分野	評価いな	大分類	中分類	小分類	整理番
				Law-k董具办比深富车迎值	31001
				Law-K華農のリーク電流評価	31002
		単層展評加	編成的測定	XRRによる重算の算度高層度評価	31003
	1			有機Low-k単属の新しかCMP耐性評価	31004
		礸層 展評価	***	<u>Law-k材料の密着性評価</u>	31005
		現境試験	西南北的	吸爆発件下でのLow-k材料の高着性評価	31005
		単層展評価	タメージ評価	Low-k TE DS Coo属デポにおけるダメージ評価	31007
			電気的測定	ブランケット展におけるブロセスダメージ評価	31 10 1
			医血的 (迷恋的到来	<u>ブランケット鼻におけるブラスマダメージ回復性評価(1)</u>	31 102
	2	複数工程評価	电风时/元手时,则定	ブランケット鼻におけるブラスマダメージ回復性評価(2)	31 103
ጠ			電気的/化学的测定	ブランケット展における有機Low-kブラスマダメージ回復評価	31 104
0			トレンチ胞状評価	<u>有機Law-kプラズマダメージ回復処理条件の適合性評価</u>	31 105
				記録TEGにおけるDirest GMP像の容量評価(PC2 [*] P/h)	31201
			電気的測定	配線TEGにおけるDirect GMP後の容量評価(容量差分)	31202
	3	単層配線評価		記録正Gにおける高額度容量評価	31203
	Ŭ			記録TEGにおける有機Low-k材料は整評価	31204
				記録TEGにおける有機Low-k材のダイレクトCMP耐性評価	31205
				記録TEGにおけるブラズマダメージ回復性評価	31206
	4	多層配線評価	電気的測定	配線TEGにおけるDirect GMP後の容量評価(ゆぐオパータ)	31301
				多層配線TEGにおける信頼性評価(SM)	31401
	5	信頼性評価	電気的測定	配線TEGにおける有機Low-k材料Cu拡散耐性評価	31402
				有機兼機n行70%配線TEGにおける信頼性評価(SM)	31403
			外觀評価	単膿の研磨面SEM観察とサンブル作成法	32001
			ダメータン欠陥評価	パリテメタルCMP工程におけるメカラッチ発生薬動か解析	32002
			欠陥評価	SR-7300による高信頼性欠陥評価方法	32003
			ダメーション語画	MSQ基Low-k算のDirectCMPにおけるSlumy扩大ジ評価	32004

٦

図 1.1.3-2 評価基準書の一覧表の例と、記載内容

1.2. 研究開発成果の意義

本研究開発の成果は、半導体プロセス全体を考慮した 300 mm ウェーハを用いた材料 評価基盤を構築したことである。その成果の中で、世界的に見て特筆すべきものとして、 次の3点が挙げられる。第1に、NMOS だけを用いて poly-Si 抵抗を負荷としたインバ ータを接続してリングオシレータ(RO)を設計し、配線間容量を伝播負荷に挿入した ROを用いて、多層配線の層間絶縁膜の実効的な比誘電率を高感度に評価する評価方法 を開発したことである。このように材料評価にフォーカスした回路はこれまでに報告 された例は見当たらず、世界初のものと思われる。このような回路の構成により、Low-k 材料のような多層配線の層間絶縁膜を回路動作に近い周波数で、かつ高感度に測定す ることが可能になった。

第2に、腐食の発生を配線抵抗の測定により定量的に把握する評価方法を開発した ことである。これまでは、Cu 配線パターンの表面の観察により腐食のありなしを定性 的に評価していた程度である。抵抗測定により腐食の程度或いはその進行を定量的に したことも、これまでは報告されておらず、世界初と思われる。また、CMPにおいてパ ターンの疎密による濃淡電池効果の影響を見出したことも初めての成果であると考え られる。

第3に、バッファーコート膜の剥離に対して、剥離耐性係数を創出することにより、 剥離耐性のあるバッファーコート材料の開発指針を明確にしたことも大きな成果と考 えている。バッファーコート膜の密着性と弾性率の剥離に対する影響が、定量的に比 較できる指標とすることができるようになった。

以上、特筆すべき成果を挙げたが、この他にも本研究開発を通じて、Cu 汚染の方法 や、応力の印加方法、電気的な測定方法など種々のノウ・ハウを蓄積することができ た。それらは、今後様々な材料評価、或いは評価技術の開発に役立てていくことができ ると期待している。

研究開発の成果として CASMAT の構築した材料評価基盤の、産業界に対する意義を 図1.2-1に示す。材料メーカに対しては、材料開発やビジネスに対しての貢献が 期待できる。また、半導体業界に対しても開発効率の向上や材料の実用化の加速を図 ることに貢献できる。



図 1.2-1 本研究開発成果の意義

1. 3. 知的財産権等の取得、成果の普及

知的財産権等の取得、成果の普及に関して、研究開発の過程で得られた知見を基に、3 年間で13件の特許を出願した。また、研究成果は論文としてまとめて、学会への投稿 や口頭発表を3年間で19件行なってきた。年度ごとの件数をまとめて、表1.3-1 に示す。

なお、特許および外部への発表内容に関してのリストは添付資料に掲載する。

項目		特許出 願	論文·外部発表		
年度	国内	外国	PCT出願	査読付	その他
平成21年度	3	0	0	3	2
平成22年度	6	0	0	2	2
平成23年度	4	0	0	7	3
合計	13	0	0	12	7

表 1.3-1 年度毎の特許、論文・外部発表件数

つぎに、成果の普及に当たっては、まず組合員企業に対しては技術報告(B)を発行 して評価結果をフィードバックしてきた。この報告内容は材料提供組合員の製品開発 だけでなく、その事業にも利用することができる。なお、提案材料評価プログラムと して実施された評価結果や評価方法などについては、CASMATの共通領域であるので 技術情報(B)としてドキュメント化されたものは全組合員に開示される。技術報告(B) の件数の推移を図1.3-1に示す。CASMATIIに対して年間10件多い目標である70 件/年をクリアした。また、組合員企業に対しては、ほぼ半年毎に3年間で6回の成果 報告会を開催し、研究開発成果に関する情報をタイムリーに伝達してきた。(ただし、 平成23年3月16日開催予定の第15回成果報告会は、東日本大震災のため開催できな かったので報告資料のみ組合員配布とした)

外部に対しての成果の普及に関して、研究開発期間のほぼ中間点の平成22年7月に は組合員以外の材料メーカ(11社)、装置メーカ(7社)、デバイスメーカ(9社)、コ ンソーシアムなど(13団体)に対して研究発表会(出席者;67名)を開催した。CASMAT の研究開発に対する理解と今後の成果に対する期待、さらには研究開発に当たっての ご指導などを頂いた。



1.4. まとめ

最後に、成果のまとめを以下に述べる。

- 「半導体トータルプロセスでの配線とデバイスの性能、信頼度を検証する材料評価基盤を開発する」という本事業の目標を達成した。
- ・ 材料評価基盤の具体的成果は、CAST-T2、T3のTEGの完成と190件の材料評価基準書である。
- ・世界的にみて特筆すべき成果は、リングオシレータを利用した層間絶縁膜の比誘電率の高感度評価方法、電池効果を利用した腐食の定量的評価方法、バッファーコート膜の剥離の指標となる剥離耐性係数の創出である。
- 研究成果の意義は、材料業界に対しては材料開発の効率向上、ビジネス展開への貢献であり、半導体関連業界に対してはそれぞれ開発効率向上と材料の実用化加速である。
- ・ 知的財産権等の取得、成果の普及に関しては、13件の特許出願、212件の技術情報 Bの報告、6回の成果報告会、1回の外部報告会、19件の外部発表を行なった。

2 研究開発項目ごとの成果

2.1. 接合素子を含む材料評価用配線 TEG の開発

研究開発項目①は、材料とプロセス条件が接合素子の電気特性や信頼性に与える影響を定量的に抽出できるように、接合素子を有する TEG マスクを設計する。接合素子を備えたウェーハ上に基準材料を用いて配線 TEG を形成して、形状や電気特性を検証することを目標にして実施した。検証結果を解析して TEG マスクの改良や接合素子の信頼性への影響を評価できる材料評価専用 TEG を開発し、その TEG の電気的特性の測定方法や解析方法を整備した。

以下には、まず、今回のマスク開発、試作の経緯を述べ、そのあと、TEG マスクの 概要、TEG 試作プロセス、各種 TEG 試作結果、リングオシレータを用いた配線特性を 述べ、最後にマスク修正について述べる。

2.1.1. マスク開発、試作の経緯

今回の TEG 開発では、マスク設計と BEOL 試作、測定と解析については CASMAT で実施し、FEOL の試作、パッケージ組立てについては外注により実施した。マスク開発、試作の経緯を図2.1.1-1に示す。



Selete: (株)半導体先端テクノロジーズ Tei: ティーイーアイソリューションズ(株)

図 2.1.1-1 マスク開発、試作の経緯

最初のマスク CAST-T1 は、FEOL のリソグラフィや加工の実験を行なう予備検討の マスクとして設計し、FEOL/BEOL 統合 TEG としてはじめて CAST-T2 マスクを設計し た。最終的にはそれを部分的に修正して CAST-T3 マスクを完成させた。また、FEOL の試作においては、CAST-T2 は Selete で試作していただいたが、Selete の試作業務が 終了したため CAST-T3 の試作は Tei で試作していただかなければならなかった。試作 ラインの違いにより、プロセス条件を変更する必要があったが、ほぼ同等の FEOL ウ ェーハを得ることができた。

2. 1. 2. FEOL/BEOL 統合 TEG マスクの概要

今回、設計した TEG マスクの構成を図2.1.2-1に示す。設計に当たって、ま ず技術レベルとしては、微細性を狙わずに外注で容易に試作できるレベルを考慮した。 そのため、KrF 露光装置でバイナリーマスクを用いて FEOL プロセスの試作できるレ ベルとして 0.2 µm ノードのレベルに設定した。BEOL プロセスでは、ArF 露光装置が 用いられるので、最小寸法はビア層のみ 0.18 µm とした。また、広く用いられている p チャネルと n チャネルの MOS トランジスタが同一ウェーハ上に形成されるいわゆる CMOS ではなく、単一チャネルとした。そのため、マスク枚数は 12 枚と少なくするこ とができた。FEOL では p-n 接合、ゲート容量、N チャネルトランジスタなどが形成で きる 7 枚、BEOL では Cu 2 層配線と Al パッドが形成できる 5 枚である。

・マスク名 : CAST-T2/T3 マスク枚数 : 12枚 / 1品種

・マスク仕様 : バイナリマスク、 ショットサイズ 26.9 mm X 21.5 mm

・組立チップ : 8.6mm×8.6mm、5.4mm×8.6mm、12.9mm×12.9mm

(12.9mmロチップ以外は2チップ/1ショット)

・マスクー覧表

		No	層名	層番	パター ン	倍率	最小 (μm)	最大 (µm)	目的	хт
4	t i	1	L	11	A	× 4	0.5	100	素子分離	A:島パターン
		2	FG	12	A	11	0.2	100	ゲート	
		3	N1	13	В	11	0.5	_	N型拡散層(LDD)	B:孔パターン
		4	N2	14	В	11	0.5	_	N型拡散層(S/D)	
Ľ		5	Р	15	В	11	0.5	_	SUB引上げ	
		6	SP	16	A	11	0.5	_	シリサイド保護	CNT上はSP禁止
,	Ļ	7	CNT	17	В	11	0.4	1	コンタクト	0.4, 1.0μm限定
· - 1	t	8	M1	51	В	11	0.2	100	1層配線	
В		9	V1	52	В	11	0.18	0.25	接続孔	0.18, 0.25μm限定
		10	M 2	53	В	11	0.2	100	2層配線	
Ĭ		11	P01	54	В	11	0.5	_	パッド孔	
L	L	12	PAD1	55	A	11	10	_	パッド配線	

図 2.1.2-1 TEGマスクの構成

III - 2. 1 - 2

マスクはバイナリーマスクとし、1 ショット寸法はタテ 26.9mm、ヨコ 21.5mm とし た。パッケージ組立てまで考慮して、この中にワイヤボンド型パッケージの組立てチ ップ 8.6mm×8.6mm、フリップチップ型パッケージの組立てチップ 5.4mm×8.6mm お よび 12.9mm×12.9mm が取得できる構成とした。このマスクを用いて試作した 300mm ウェーハおよび 1 ショットの写真を図 2. 1. 2-2に示す。ウェーハあたりのショ ット数は 92 である。また、1 ショットの写真の中には、フロアレイアウトと呼ぶ種々 の TEG の配置を同時に示している。

TEG マスクに搭載した主要な TEG の一覧表を表2.1.2-1と表2.1.2-2 に示す。この中で主な TEG として、接合素子の代表的なものである p-n 接合、MOS 容 量素子、さらに同じ FEOL プロセスで形成される NMOS トランジスタ、抵抗素子、寄 生 MOS、アンテナ TEG、腐食 TEG、回路 TEG としてリングオシレータについて、そ れぞれの代表的なレイアウトおよび断面構造を次に示す。



図 2.1.2-2 TEG ウェーハおよび1ショットの写真

項目/素子	種類	寸 法	個数
	L型	1.2∼300 µ m	23
PN接合	N1型	2∼~300 µ m	34
	並列	L, 2×2, 10000個	1
	L型	1∼-300µm	27
MOS容量	FG型	1∼-300µm	64
	クランプ付	1∼10µ m	30
	単体	02∼30µm	22
	単体(クランプ付)	02∼1µm	9
NMOSトランジスタ	·····································	10個、100個	8
	ጠራሳ	10000個(0.3×10)	1
	マトリックス	3×3	1
	拡散(NI、中抵抗)	幅1,2,5µm	10
五字	拡散(N2、低抵抗)	幅1,5µm	6
	ポリSi(N型FG)	幅0.3, 1, 2, 5µm	11
	NMOS (FG-Sショート)	L=02,05,1 µ m	6
寄生NMOS	FG, M1, M2	L = 0.6, 1.6 µ m	12
SBD	N1型 GR有無	10, 100 µ m⊡	4

表	2 .	1.	2 —	1	TEG マスクに搭載しナ	た主要な	TEGの一	·覧表	(1)

表 2.1.2-2 TEG マスクに搭載した主要な TEG の一覧	表(2)
-----------------------------------	------

項目/素子	種 類	寸 法	個数
	つづら (M1, M2)	02, 025, 0.3, 0.35μm	12
	くし (M1, M2)	02, 025, 0.3, 0.35μm	24
王地白衣	層間<し(M1/M2)	02, 025, 0.3, 0.35μm	18
記録が	連続Via	025µm, 10000個	1
	Via抵抗	025µm, Kelvin	1
	シート抵抗	M1, M2	2
	シート抵抗	BN, N1, N2, FG, 他	8
+++#4-55	コンタクト抵抗	FG, S/D, N1 , P	8
山瓜瓜木	連続CONT (NR, SD, PR)	0.4μm, 10000個	3
	分離特性	L−L, 0.4~2.5µm	8
	容量	1∼10µ m	14
	NMOS	02∼10µm	10
麻舎TEC	N型	02、1×126μm、他	50
	P型	02、1×126μm、他	50
	インバータ	1段、3段、11段	44
	リングオシレータ	5段、11段、21段	39
	NMOS	02,05µm	6
ハデ 村性	ポリSi抵抗	1,5µm	6

 $III-2. \quad 1-4$

a. p-n 接合

材料やプロセスに起因する主に重金属汚染を評価するため p-n 接合素子を設計した。 そのレイアウトと断面構造を図2.1.2-3に示す。構造として大別すると、L型 と N1型がある。L型は接合の周辺部が素子分離の LOCOS に接している構造であり、 N1型は接合の周辺部が LOCOS から離れている構造である。それぞれの構造で、接合 の面積、周辺長の異なる p-n 接合素子を設計した。



図 2.1.2-3 p-n 接合素子のレイアウトと断面構造

b. MOS 容量素子

材料やプロセスに起因するアルカリ金属や重金属の汚染、電荷蓄積を評価するため MOS 容量素子を設計した。そのレイアウトと断面構造を図2.1.2-4に示す。構 造として大別すると、L型と FG 型がある。L型はゲート電極が素子分離の LOCOS 上 まで伸びて重なっている構造であり、FG 型はゲート電極が LOCOS から離れている構 造である。それぞれの構造で、ゲート電極下のゲート絶縁膜の面積、周辺長の異なる MOS 容量素子を設計した。



図 2.1.2-4 MOS 容量素子のレイアウトと断面構造

c. NMOS トランジスタ

p-n 接合素子や MOS 容量素子というような接合素子を作れば、NMOS トランジスタ が同時に作成できる。しきい電圧の変化などのトランジスタの電気特性の変動により 材料やプロセスの影響が高感度で評価できることを期待して NMOS トランジスタを設 計した。そのレイアウトと断面構造を図2.1.2-5に示す。サブミクロン領域の ゲート寸法での安定動作を確保するため LDD (Lightly Doped Drain)構造を採用した。 また、ゲート電極の poly-Si 上、ソース、ドレインの n+拡散層上は同時にメタルシリサ イドが形成されるサリサイド構造を用いてそれらの抵抗を下げた。また、Cu 配線と接 続するためのコンタクトには W プラグを採用した。トランジスタの性能を決めるゲー ト寸法は 0.2 μm 以上、ゲート幅は 1μm 以上として、種々の寸法や幅のトランジスタを 設計した。

標準的には、外注による FEOL 試作は、W プラグ形成の後 SiC 膜を全面に堆積する 工程までである。その後、Cu 配線のための Low-k 膜などの絶縁膜形成から BEOL プロ セスになり、CASMAT にて試作した。



図 2.1.2-5 NMOS トランジスタのレイアウトと断面構造

d. 抵抗素子

FEOL プロセスで形成される抵抗素子は、もともとはイオン打込みによる不純物のド ーピングや熱処理が再現性良く、仕様どおり行なわれたかどうかを判定するために用 いられる。そのような抵抗素子としては、N1マスクを用いて Si にイオン打込みして形 成する比較的抵抗の高い n-層の抵抗素子、N2マスクを用いて Si にイオン打込みして 形成する比較的抵抗の低い n+層の抵抗素子、poly-Si の抵抗素子などがある。これらの 抵抗素子のレイアウトと断面構造を図2.1.2-6から-8に示す。これらは拡散 層や poly-Si の抵抗そのものを測定するため、測定する部分のメタルシリサイドが形成 されないように Si 基板や poly-Si 表面を絶縁膜で保護することにしている。理由は、 メタルシリサイドの抵抗は極めて小さいので、それが形成されるとほとんどメタルシ リサイドの抵抗になってしまうことを避けるためである。測定素子の寸法は、幅1、2、 5 μm とし、長さをそれぞれ5、10、20 μm として設計した。



図 2.1.2-6 n-層の抵抗素子のレイアウトと断面構造



図 2.1.2-7 n+層の抵抗素子のレイアウトと断面構造



図 2.1.2-8 poly-Si層の抵抗素子のレイアウトと断面構造

 $\mathrm{I\!I\!I}-2\,.\ 1-9$

e. 寄生 MOS

寄生 MOS はもともとトランジスタなどの素子分離が正常に行なわれているかどう か判定するものである。今回のマスク構成では、ゲート電極の層によって 3 種類でき る。ゲート電極を FG、M1、M2 としたものである。特に M2 寄生 MOS ではゲート絶 縁膜に相当する膜中に配線層間絶縁膜が含まれることから、その材料の影響を電気特 性から直接評価できる可能性がある。それぞれの寄生 MOS のレイアウトと断面構造を 図2.1.2-9から-11に示す。トランジスタのゲート長に対応するのは、寄生 MOS の素子分離幅である。この寸法として、それぞれの寄生 MOS で 0.6、1.6 µm の 2 種類とした。寄生 MOS のゲート電極となる FG、M1、M2 の寸法は、T2 マスクでは素 子分離幅より小さい寸法で設計したが、T3 マスクでは、それより大きい寸法の M1、 M2 の寄生 MOS を追加した。また、チャネル幅に対応する能動領域の寸法についても それぞれの寄生 MOS で 3、10µm の 2 種類で設計した。



図 2.1.2-9 FG寄生 MOSのレイアウトと断面構造



図 2.1.2-10 M1寄生 MOSのレイアウトと断面構造



図 2.1.2-11 M2寄生 MOSのレイアウトと断面構造

III - 2. 1 - 1 1

f. アンテナTEG

アンテナ TEG は、材料やプロセスに起因するウェーハ表面での電荷蓄積を評価する ために用いる。その断面構造とレイアウトを図2.1.2-12に示す。構造として は、微細な L 型容量素子のゲート電極側に、アンテナ PAD と呼ぶ大面積の M1 配線、 M2 配線を接続したものである。このような構造で、大面積の配線の面積とゲート絶縁 膜の面積の比をアンテナ比と呼ぶ。一般にはこの比が大きいほど配線に流入する電荷 が多くなるのでゲート絶縁膜の絶縁破壊が起こりやすくなる。T2 マスクでは最大 220 k 倍としたが、T3 マスクでは最大で 1200 k 倍まで大きくした。



図 2.1.2-12 アンテナ TEG の断面構造とレイアウト

g. 腐食 TEG

電池作用により、Cu CMP やその後の洗浄で Cu の腐食が発生することは良く経験さ れている。それらは主に、配線が形成された後、Cu 表面の観察により発見されており、 腐食の発生が有ったか無かったかというような極めて定性的な評価であった。腐食の 原因となる電池作用として、p-n 接合電池(一種の太陽電池)を利用して、腐食をより 定量的に評価することを目的に腐食 TEG を設計した。そのレイアウトを図2.1.2 -13に示す。幅 0.2 μm もしくは 1 μm で長さが 100 μm の Cu 配線の抵抗を測定する ものであるが、特徴は、この配線を p-n 接合の n+層もしくは p 型基板に接続しておく ことである。なお、T2 マスクではこの 2 種類であるが、T3 マスクでは n+層にも p 型 基板にも接続されないフローティングな抵抗も測定できるようにパターンを追加した。



図 2.1.2-13 腐食 TEG のレイアウト

h. リングオシレータ

リングオシレータは、最も簡単にはインバータを奇数個接続することにより構成す ることができる。インバータには、CMOS の場合には pMOS トランジスタと NMOS ト ランジスタを直列に接続することにより容易に構成できるが、今回は単一チャネルし か形成されないので、pMOS トランジスタの変わりに poly-Si 抵抗を用いた。リングオ シレータのレイアウトを図2.1.2-14に示す。しかし、このような回路を組み 上げても、発振がうまくいくかどうかわからないので、poly-Si 抵抗と NMOS トランジ スタは何種類か組み合わせた。



図 2.1.2-14 poly-Si抵抗を用いたリングオシレータのレイアウト

リングオシレータで測定できるのは発振周波数である。それに影響するものとして は、上記の poly-Si 抵抗と NMOS トランジスタの電気特性のほかに、配線の負荷となる 容量と抵抗がある。そこで発振を伝播するインバータ間の Cu 配線に容量と抵抗を負荷 として挿入したリングオシレータの発振周波数を測定することにより、材料やプロセ スに起因した配線特性が測定できると考えた。負荷の一つとして、櫛形の Cu 配線で形 成される容量の場合のレイアウトの一例を図2.1.2-15に示す。このリングオ シレータの周波数測定により、配線の層間絶縁膜に用いられる Low-k 材料の誘電率な どが評価できると期待される。



図 2.1.2-15 Cu 配線で形成される容量を負荷としたレイアウト

2. 1. 3. TEG 試作プロセス

単一のN チャネルトランジスタなどの TEG を試作するプロセスフローを図2.1. 3-1に示す。FEOL プロセスに対応する工程 No.1 から No.48 までは外注にて試作した。工程 No.49 以降が BEOL プロセスに対応し、CASMAT にて試作した。**II.2.1**. 1. マスク開発、試作の経緯で述べたように、T2 マスクでの FEOL 試作は Selete に て行なったが、T3 マスクは Tei に外注した。このプロセスフローは、T2 マスクを用い たときの Selete でのものである。

プロセスの特徴は、まず、素子分離として製造が容易な 350 nm の選択酸化法 (LOCOS)を用いている。ゲート絶縁膜は、10 nm として、比較的容易に測定できる 膜厚に設定した。ゲート電極は poly-Si とし、n+層と同時に Ni シリサイド化するサリ サイド法を用いた。イオン打込み工程におけるイオン種と打込みエネルギに関しては、 従来からのデバイスの経験から妥当なものを選択した。しかし、No.11 のイオン打込み 量は、MOS トランジスタのしきい電圧を決めるものであることから、シミュレーショ ンと予備実験から決定した。この制御は、リングオシレータのような回路 TEG を動作 させるために必要であった。

なお、T3マスクでの製造では、外注先が変わることから、後で述べるようにその外 注先で試作できるようにプロセス条件を見直した。

BEOL 以降のプロセスは CASMAT で試作した。図2.1.3-1では、M1 配線の 絶縁膜に p-SiO を用いた Cu 1 層配線までの場合を示しているが、CASMAT では Low-k 膜の材料影響を評価するため、p-SiOC や MSQ、有機 Low-k を用いて Cu 2 層配線、Al パッド形成まで行なった。さらには、外注によりパッケージ組立てまで行なって FEOL 素子の測定を行い、材料影響を評価した。
NMOS-TEG プロセス・フロー

1	使用基板 P型 ~10Ωcm				
No.	工程名	条件			
1	酸化	10nm			
2	Si3N4 デポ	150nm			
3	レホト	(LOCOS)			
4	Si3N4 ドライ	150nm			
5	L酸化	350nm	Ĩ		
6	SI3N4 除去	(10nm)			
7	SiO2 エッチ	10nm (20nm)			
8	プレ酸化	10nm			
9	Bインプラ 1	B+ 120KeV 5E12			
10	Bインプラ 2	B+ 220KeV 2E13			
11	Bインプラ 3	B+ 10KeV 16E12			
12	7	950°C 20eee			
12	7	650 C, 30sec			
13	いし2 エッチ	10nm (20nm)			
14	ゲート酸化	10nm			
15	ポリ Si デポ	150nm, Non-dope			
16	P インプラ	P+ 10KeV 4E15			
17	FG 木ト	(ゲート)			
18	ポリ Si ドライ	150nm (13nm) -	-		
19	酸化	1000°C 5sec, 2nm			
20	N1 木ト	(LDD)			
21	LDD インプラ	P+ 40KeV, 1E13			
22	レジスト除去				
23	TEOS/SiN デポ	TEOS 50nm, SiN 80nm			
24	SINドライ	80nm, TEOS ウエット			
25	N2 アニール	800°C 10min			
26	TEOS デポ	10nm			
27	N2 75-	(SD)			
28	SDインプラ	Ae+ 40KeV 5E15			
29	レジスト除去				
30	D the	(Sub)			
21	et durffe				
20	300 1 2 2 7	DF2T MONEY, 2E13			
32		00000 10-1-			
33	N2 / //	900 C Tumin			
34	SIN テボ	50nm			
35	SP 木ト	(シリサイド保護)			
36	SP エッチ	SiN 50nm, TEOS 10nm			
37	レジスト除去				
38	Ni デボ				
39	アニール 除去		->		
40	SiN デポ	40nm			
41	HDP-USG デポ	750nm			
42	CMP	~0.5um			
43	CNT 木ト	(コンタクト孔)			
44	CNT ドライ	FG/SD (Ni-Si)上			
45	TiN/Ti スパッタ				
46	W-CVD	500nm			
47	W-CMP				
48	SiC デポ	25nm			
49	n-Si0 デポ	200pm			
50	Mitth	(34月1日)			
30	MI PE	(2.2/V m)			
E 4					
51	MI 1721	T. (T. N. O. A. 11			
51 52	M11-24 Cuシード	Ta/TaN + Cu シード			
51 52 53	Cuシード Cuシード Cu メッキ	Ta/TaN + Cu シード			
51 52 53 54	Cuシード Cuメッキ Cu-CMP	Ta/TaN + Cu シード			



図 2.1.3-1 Nチャネルトランジスタの TEG 試作のプロセスフロー

2. 1. 4. 各種 TEG 評価結果

T2 マスクを用いた試作により、FEOL 素子の電気特性を測定し、目的通りの特性が 得られるか、マスクおよびプロセスの検証を行なった。また、測定結果を解析して、 測定における問題点などを洗い出した。以下、主な TEG として、接合素子の代表的な ものである p-n 接合、MOS 容量素子、さらに同じ FEOL プロセスで形成される NMOS トランジスタ、抵抗素子、寄生 MOS、アンテナ TEG の測定結果を述べる。

a. p-n 接合

種々の面積、周辺長をもつL型の p-n 接合の室温(約23℃)での逆方向リーク電流 と電圧の関係を測定した結果を図2.1.4-1に示す。2枚のウェーハで、各ウェー ハ46 チップの測定結果である。リーク電流、降伏電圧ともにバラツキは小さいことが わかる。降伏電圧は10.6 V であるので、その直前の電圧として10V の時のリーク電流 と p-n 接合の面積あるいは周辺長との関係を図2.1.4-2に示す。この関係から、 電圧 10V の時のリーク電流は、面積よりも周辺長に依存していることがわかる。p-n 接合の周辺部では、素子分離のためSi 基板より濃度を高くしている p 領域に n+層が接 しているため、そこでの電界が高くなって、そこを流れる電流が支配的となるためと 考えられる。

$10 \,\mu\,\mathrm{mx} 10 \,\mu\,\mathrm{m}$



10 µ mx100 µ mx10個



図 2.1.4-1

32 μ mx32 μ m

1.0E-0

1.0E-04 1.0E-05

1.0E-0

1.0E-07

1.0E-09

1.0E-1

1.0E-1

1.0E-1

1.0E-1

0

GRAPH

10 μ mx100 μ m



100 μ mx100 μ m

10

5



100 µ mx100 µ mx9個



L 型の p−n 接合の室温(約 23℃)での 逆方向リーク電流と電圧の関係



つぎに、種々の面積、周辺長をもつ N1 型の p-n 接合の室温(約 23℃)での逆方向リ ーク電流と電圧の関係を同じように測定した結果を図2.1.4-3に示す。同じよ うに、ウェーハ、チップによるバラツキは小さい。L型と比較すると、降伏電圧に至 るまでのリーク電流が小さく、また降伏電圧も12Vと1.4V高くなっている。





1.0E-03 1.0E-04

1.0E-0

1.0E-0

3 1.0E-0

1.0E-1

1.0E-

1.0E-1

义



32 µ mx32 µ m

 $10 \,\mu \,mx100 \,\mu \,m$





N型の p−n 接合の逆方向リーク電流と電圧の関係 1.4-3

III - 2. 1 - 1 9

降伏電圧直前の11.5Vの時のリーク電流とp-n接合の面積あるいは周辺長との関係を図 2.1.4-4に示す。N1型では、L型と異なり、リーク電流は周辺長よりも面積に 依存していることがわかる。p-n接合が素子分離領域から離れているので、高濃度のp 領域と接しているところが無く、高電界であっても接合面全面から電流が流れている ことを示している。



あるいは周辺長との関係

さらに、L型とN1型について、測定の再現性を調査した。降伏電流の制限値を1mA としたときの逆方向リーク電流と電圧の繰り返し測定の結果を図2.1.4-5に示 す。N1型では特性が変化しないのに対して、L型では繰り返し測定を行うと、降伏電 圧はほとんど変化しないものの、同一電圧でのリーク電流が増加していく。要因とし ては p-n 接合周辺部でのリーク電流の集中により、電子が LOCOS 周辺の酸化膜中に捕 獲され、p-n 接合周辺部での電界強度が大きくなっていくためと考えられる。降伏電流 の制限値を3桁小さく1µA としたときの繰り返し測定の結果を図2.1.4-6に示 す。このようにリーク電流を小さく制限することによりL型でも特性の変動を抑制で きることがわかった。

以上のことから、Si 基板全体に広がった金属汚染などによる p-n 接合の逆方向電流 の増加を評価するためには、再現性や微少電流の検出感度の点から N1 型が適している ことがわかった。また、L 型を用いる場合には、降伏電流を小さく制御することや、 電流が接合周辺部に集中することに注意しなければならないことがわかった。

$$III - 2. 1 - 20$$



図 2.1.4-5 降伏電流の制限値を1 mA としたときの 逆方向リーク電流と電圧の繰り返し測定の結果



図 2.1.4-6 降伏電流の制限値を1 µAとしたときの 逆方向リーク電流と電圧の繰り返し測定の結果

III - 2. 1 - 21

b. MOS 容量素子

種々の面積のL型のMOS容量素子の絶縁膜リーク特性と容量一電圧(C-V)特性を 図2.1.4-7、-8に示す。なお、MOS容量素子の測定結果の図でx軸は、ゲー ト電極側を0Vとして基板側の電圧を表示している。2枚のウェーハで、各ウェーハ 46 チップの測定結果である。1素子で絶縁破壊が見られたが、絶縁膜リーク特性と容 量一電圧特性ともにバラツキはほとんど見られず、良く一致している。





容量—電圧(C-V)特性(2)

III - 2. 1 - 22

また、種々の面積の FG 型の MOS 容量素子の絶縁膜リーク特性と容量―電圧特性を図 2.1.4-9、-10に示す。この場合も L 型と同様に測定したが、特性のバラツ キもほとんど見られず、良く一致している。



100 *μ* mx100 *μ* m

100 µ mx100 µ mx3個

100 µ mx100 µ mx9個



容量—電圧(C-V)特性(2)

絶縁膜リーク電流について、電圧10Vの時のリーク電流とゲート面積の関係を図2. 1.4-11に示す。L型、N型ともに同一の直線になり、ほぼゲート面積に比例する。すなわち、リーク電流はゲート絶縁膜全面に一様に流れていることを示している。



図 2.1.4-11 電圧 10 Vの時のリーク電流とゲート面積の関係

次にゲート電圧 3 V の時の容量とゲート面積の関係を図2.1.4-12に示す。この場合もほぼ同一の直線となる。Y 軸との切片である約 2 pF は、TEG パターンのゲート絶縁膜以外の配線部やパッドの寄生容量とプローバなど測定装置に起因する寄生容量と考えられる。

以上、MOS 容量素子は期待値どおりの特性を示すことがわかった。アルカリ金属汚 染などがゲート絶縁膜に侵入した場合には、C-V 特性が電圧軸の負の方向にシフトす る。また、絶縁膜のリーク電流を増大させる場合もある。さらに、外力などにより Si-SiO2 の界面順位が増加したときには、C-V 特性の曲線で電圧 0~1 V 付近での電圧 に対する容量の変化率が減少した曲線や肩のような形状を示すようになる。また、外 力によりリーク電流が増大する場合も考えられる。このように MOS 容量素子を用いて、 材料やプロセスの影響を評価することも可能になる。



図 2.1.4-12 ゲート電圧3 Vの時の容量とゲート面積の関係

c. NMOS トランジスタ

NMOS トランジスタの構造と代表的な電気特性の1例を図2.1.4-13に示す。 左のグラフは、ドレイン電圧を3Vとしたときのドレイン電流(Id)とゲート電圧(Vg) の関係を示すものである。この曲線から、Id=1nA/µm(チャンネル幅1µm あたり1nA のドレイン電流)のときのVgをしきい電圧(Vth)と定義される場合が多く、本報告 でもそれに従った。今回の例では、しきい電圧は0.25Vである。右のグラフは、通常 トランジスタの静特性と呼ばれており、ゲート電圧をパラメータとしてドレイン電圧 とドレイン電流の関係を示したものである。今回試作した結果では、これらの電気特 性が期待値どおり正常な特性を示している。トランジスタの種々の特性変動から、材 料やプロセスの影響を評価することが可能になる。



図 2.1.4-13 NMOS トランジスタの構造と代表的な電気特性

d. 抵抗素子

FEOL プロセスにより種々の抵抗素子が形成される。これらは通常は FEOL プロセス のイオン打込みや熱処理が正常に行なわれたか判定するために用いられるが、今回は 材料やプロセスの影響評価に用いることができないか調査した。

n-層、n+層、poly-Siの3種類の抵抗について、ウェーハ内46チップの測定結果を図 2.1.4-14に示す。いずれもバラツキがあるが、特にn-層、poly-Siの抵抗バラ ツキが10%以上と大きく、チップ毎にトレースしていくなど、評価する際には注意が 必要である。



ウェーハ内 46 チップの測定結果

e. 寄生 MOS

今回の FEOL プロセスから Cu 2 層配線までの試作で形成される寄生 MOS は 3 種類 ある。寄生 MOS は通常は FEOL の素子の電気的な分離が十分かどうか判定するのみに 用いられるが、今回は材料やプロセスの影響評価に用いることができないか調査した。

それぞれの寄生 MOS の構造と代表的な電気特性の一例を図2.1.4-15、-1 6、-17に示す。ここでグラフは、トランジスタと同様に Id-Vg 特性であり、この ような測定からしきい電圧を求めることができる。しきい電圧は、FG 寄生 MOS では 約20V、M1寄生 MOS では約40V、M2寄生 MOS では約80V となっており、ゲート 絶縁膜に相当する絶縁膜がそれぞれおよそ250 nm、500 nm、800 nm と厚くなっていく ことに対応している。

$$II - 2$$
. $1 - 2$ 7

しかし、しきい電圧測定では高電圧をゲート電極に印加するので、同一寄生 MOS を 繰り返し測定してみた。その結果、例えば M2 寄生 MOS では 200 V 近い電圧がゲート 電極に印加されると、測定のたびに Id-Vg 曲線が左側にシフトしていき、しきい電圧 が低下していくことがわかった。したがって寄生 MOS の評価では、素子の初期特性の みを一定の測定条件で測定して比較するなどの注意が必要である。

また、今回試作した T2 マスクでは、それぞれの断面 TEM 写真からわかるように、 チップの表面側から見てゲート電極がソース、ドレインの n+層から離れており、いわ ゆるオフセットの構造になっている。T3 マスクの修正に当たっては、M1、M2 寄生 MOS においてゲート電極がソース、ドレインとオーバーラップさせてオフセットのな い構造の TEG を追加した。



図 2.1.4-15 FG寄生 MOSの構造と代表的な電気特性の一例



図 2.1.4-16 M1寄生 MOSの構造と代表的な電気特性の一例



図 2.1.4-17 M2寄生 MOSの構造と代表的な電気特性の一例

II - 2. 1 - 29

f. アンテナ TEG

T2マスクを用いて FEOL プロセス試作を経た後、3 種類の Low-k 材料を用いて Cu 2 層配線を形成した後、Al パッドまで形成してアンテナ TEG における 1 μm×1 μm の微 小な面積の MOS 容量素子のゲートリーク電流を測定した。アンテナ TEG の測定結果 を図2.1.4-18に示す。各 Low-k 材料についてウェーハ内 46 チップの測定結果 である。MSQ4 でアンテナ無の場合、1 個の耐圧不良が見られたが、他の Low-k では 不良チップは無かった。なお、アンテナ無の場合でも 100 μm×100 μm の測定パッドが あることからアンテナ比の定義に従えば、アンテナ比 1 万倍に相当する。アンテナ比 22 万倍でもすべて Low-k 材料で耐圧不良は見られなかった。この結果から、どの Low-k 材料およびそれに対応するプロセスでもウェーハ表面での電荷蓄積の影響が無いか、 もしくはまだアンテナ比が小さいため感度不足であったか、が考えられる。後者の可 能性を排除するため、T3 へのマスク修正ではアンテナ比を 120 万倍まで大きくしたア ンテナ TEG を設計した。



アンテナを接続しないゲート絶縁膜のリーク電流



図 2.1.4-18 アンテナ TEG の測定結果

以上、T2マスクを用いて FEOL から BEOL まで連続して試作し、TEG の電気特性を 測定するための測定環境を立ち上げて FEOL 素子の電気特性を評価した。その結果、 それぞれの素子でほぼ目的通りの特性が得られ、TEG マスクおよびプロセスの検証が できたと考える。また、測定における注意点も見つけ出すことができた。基本的には、 この TEG を用いて BEOL 以降の材料評価が可能であることが確認できた。ただ、再現 性や測定感度を向上させる必要があることも明らかになり、そのための修正を次の T3 マスクに反映した。

2.1.5. リングオシレータを用いた配線特性評価

FEOL プロセスにより、単一チャネルだけではあるが、NMOS トランジスタの作成が 可能である。そこでそれを利用して回路的な方法で、BEOL 以降の材料影響を高感度 に評価できないか調査した。その結果、リングオシレータの発振周波数がその回路を 構成する配線の抵抗や寄生容量に依存することを利用すれば、多層配線で寄生容量低 減に用いられる Low-k 材料の評価ができるのではないかと考えた。すでに述べたが、 リングオシレータは、最も簡単にはインバータを奇数個接続することにより構成する ことができる。今回は単一の N チャネルしか形成されないので、インバータの負荷素 子として通常用いられる pMOS トランジスタの変わりに poly-Si 抵抗を用いることとし た。

a. 配線層間絶縁膜の評価

リングオシレータを用いてできる評価項目、評価方法、測定項目をまとめて、リン グオシレータ回路の概略図とともに図2.1.5-1に示す。インバータの入出力配 線に、同一配線層の櫛型パターンで形成される容量を負荷容量として挿入することに より、リングオシレータの遅延時間が長くなることから負荷容量の大きさを求め、さ らに層間絶縁膜の比誘電率を求めることができる。



図 2.1.5-1 リングオシレータによる評価項目、評価方法、測定項目および リングオシレータ回路の概略 多層配線の層間絶縁膜として 5 種類の Low-k 材料を用いたとき、リングオシレータの 周波数の逆数から求められる遅延時間(tpd)と負荷容量に用いた櫛型パターンの 3 種 類の対向長さとの関係を図2.1.5-2に示す。このグラフの傾きは、それぞれの 材料での実効的な容量に対応する。材料を評価するためには、実効容量から比誘電率 を求める必要がある。このためには、櫛型配線の加工形状、すなわち配線幅や配線深 さの補正が必要になる。負荷容量を形成した櫛型配線と同じピッチ、同じ配線幅のつ づらパターンの抵抗値を測定することにより補正できる。特定の材料を基準として、 その抵抗値との比を各材料の補正係数とする。補正係数と先に求めた実効容量との積 から RC 時定数、さらに実効的な比誘電率が相対的に求まる。5 種類の Low-k 材料につ いて、相対的な実効比誘電率を求めた結果を図2.1.5-3に示す。ここでは p-SiOC を基準とした。この結果から、p-SiOC に対して MSQ1 では RC 時定数を 14%低減でき ていることがわかる。また、単層膜での比誘電率との比較から、MSQ4 と有機 Low-k/p-SiOC では、多層配線プロセスによるダメージが大きいこと、すなわちダメー ジ耐性が低いことがわかる。



図 2.1.5-2 リングオシレータ遅延時間(tpd)の負荷容量依存性

						+*- C:OO	
	RM	実効容量 (グラフの	補正係数 A	実効比誘電率 (RC時定数)	RU時定第 に対して1	(かp-500 <mark>4%低減</mark>	
層間膜		1頃さり				単層膜の	
	(kΩ)	(相対値)	補正係数	(相対値)		LIII 电平 較	
p-SiOC	105	1	1	1	3	3	
MSQ1	87	1.04	0.83	0.86	2.6	2.4	<i>514_21</i> ++
MSQ4	106	0.94	1.01	0.95	2.8	2.4	←(耐性低い)
MSQ5	95.2	1.08	0.91	0.98	2.9	3	<u> </u>
有機Low- k/p-SiOC	111.5	0.97	1.06	1.03	3.1	2.7	←(耐性低い)

RM;負荷容量と同じL/Sパターンの配線抵抗(R.O. 測定と同一チップ) 実効容量;前のグラフ、tpd vs 相対容量の直線の傾き

補正係数 A= 配線の断面形状を同一にしたときの容量に補正する係数

=1/(配線断面積の比)=(配線抵抗の比)=R_{M1}/R_{M0}

実効比誘電率 = 実効容量·A

図 2.1.5-3 5種類のLow-k材料の相対的な実効比誘電率

以上のように、配線間容量を負荷とするリングオシレータの評価により、BEOL で 用いる Low-k 材料の評価ができることがわかった。特長としては、回路性能の一つで あるスピードに対する Low-k 材料の影響が直接評価できることである。また、従来の 要素技術レベルでの Low-k 材料の評価では、容量の測定周波数が1 MHz 程度以下であ ったが、今回 100 MHz 以上の高周波での評価ができるようになった。今回の TEG は、 200 nm の技術レベルであるので、この程度であるが、さらに微細な加工レベルを適用 することにより測定周波数 GHz レベルの評価も可能になることが予想される。

また、今回評価している負荷容量は、20~50 fF 程度であり、配線間容量として直接 測定する場合の 10~20 pF に対して 3 桁程度小さな値である。リングオシレータでは、 このような小さな値の変化を検知している。このことを利用して、さらに感度の高い 評価技術が開発されることが望まれる。

b. 発振周波数の分布

今回の評価では、リングオシレータで測定するのは発振周波数だけである。周波数 は、FEOL プロセスの種々の影響を受けることが予想される。そこで、周波数のウェー ハ内分布を評価した。分布は3%から10%程度のものまで試作ロットやウェーハの違い により変化していた。比較的分布の大きいもので、FEOL 素子との関連を調べた。発振

II - 2. 1 - 3.3

周波数分布と同じようなウェーハ内分布を示す poly-Si および n-抵抗の測定結果を図2. 1.5-4に示す。このほかの FEOL 素子として NMOS トランジスタのしきい電圧、 トランスコンダクタンス、n+抵抗、Cu 配線抵抗も測定したが、分布に相関は見られな かった。



図 2.1.5-4 リングオシレータの周波数、poly-Si および n-抵抗の ウェーハ内分布

各チップの周波数の逆数と poly-Si および n-抵抗の関係を図2.1.5-5に示す。良い相関が見られた。負荷として用いている poly-Si の抵抗が大きくなると周波数の逆数 すなわち遅延時間が長くなる。これは負荷抵抗が大きくなるとスピードが低下することであり、矛盾のない結果と考えられる。一方。n-抵抗が大きくなると NMOS トランジスタのトランスコンダクタンスが低下するはずであるが、この相関はなかった。n-抵抗の分布は単に熱処理の不均一さを反映しているものと考えられる。また、熱処理 が不均一なため poly-Si の抵抗の不均一さが表れたのも極自然であると考えられる。



図 2.1.5-5 周波数の逆数とpoly-Siおよび n-抵抗の関係

周波数がウェーハ内で分布している場合は、ウェーハ内でほぼ同じ位置のチップで 比較すること、同じチップをトレースして変化量を求めることが望ましい。また、 poly-Si 抵抗の増加により、周波数の低下すなわち遅延時間が上昇するということも明 らかになった。

2.1.6. マスク修正

T2マスクを用いた試作により、当初目的とした FEOL 素子の電気特性をほぼ取得す ることができた。しかし、測定感度や精度を向上させるため、TEG の一部を修正して T3マスクを設計した。T3マスクでの修正内容を表2.1.6-1に示す。リングオシ レータでは、測定周波数および測定における S/N 比を向上させるため、負荷の poly-Si 抵抗を 7kΩから 3.5 kΩに半減させた。また、CMP スラリの評価において CMP の平坦 性を測定できるようにするため、配線間容量に代えて配線のつづら抵抗を負荷にした リングオシレータを設計した。また、評価メニューを拡大するため、ゲート付 p-n 接 合を新たに設計した。寄生 MOS ではゲート電極のオフセットを解消するため、ゲート 電極と素子領域をオーバーラップさせた M1、M2 寄生 MOS を追加した。アンテナ TEG では、チャージアップに対する感度を向上させるため、アンテナ比の高い TEG を追加 した。最後にパッケージで測定できる TEG として寄生 MOS とリングオシレータを追 加した。

#	TEGの種類	目的	修正内容	効 果
1	リングオシレータ (RO)	感度向上 CMP評価	負荷抵抗変更 つづら抵抗負荷	S/N向上 CMP平坦性評価
2	PN接合	Low-k膜評価	ゲート付PN接合	膜中電荷の評価
3	寄生MOS	精度向上	ゲート構造変更	ゲート電極オーバラップ 構造で精度向上
4	アンテナTEG	感度向上	アンテナ比向上 22万倍→125万倍	ダメージ評価が可能
5	パッケージ	感度向上	寄生MOS <i>,</i> ROを 追加	測定可能

表 2.1.6-1 T3マスクでの修正内容

なお、T2マスクは Selete で試作していただいたが、Selete の解散にともない、T3マ スクは Tei で試作せざるをえなくなった。両者のラインでのプロセス仕様の主な違いを **表2.1.6-2**に示す。

表 2.1.6-2 T2、T3マスクでの試作プロセス仕様の主な違い

	T1 / T2	ТЗ	
Pad Oxide	10 nm	19 nm	
LOCOS	350 nm	480 nm	
Vth Implant. B 10keV 1.6E12		BF2 90keV 8.05E11	
Gate Oxide	10 nm	6.5 nm	
Gate Poly-Si	150 nm	200 nm	
Gate Implant.	P 10keV 4E15	P 15keV 4E15 (8E15)	
LDD	TEOS/SiN = 50/80 nm	TEOS = 270 nm	
Silicide	NiSi	TiSi	
SiN	40 nm	21 nm	
SiC	25 nm	20 nm	

Selete

Tei

試作した結果の素子構造の違いを、トランジスタ部について図2.1.6-1に示す。 また、コンタクト部について図2.1.6-2に示す。材料や膜厚の違いや構造の違いが現れていることがわかる。



図 2.1.6-1 トランジスタ部の比較

Selete(CAST-T2)

<u>Tei (CAST-T3)</u>



図 2.1.6-2 コンタクト部の比較

III - 2. 1 - 3.8

つぎに、MOSトランジスタや各種抵抗について、測定結果の比較を表2.1.6-3 に示す。ここではあまり大きな違いはなく、リングオシレータの動作はどちらの試作 でも可能であると考えられる。

	Т1 / Т2	Т3
Vt (0.5X10) (mV)	110.5±5.9	227.8±7.4
Vt (1.0X10) (mV)	301±10.1	264±9.9
N1 抵抗 (kΩ/口)	3.81±0.10	1.11±0.06
N2 抵抗 (Ω / □)	103±6.8	105±3.2
Poly-Si 抵抗(Ω / ロ)	376±22	372±8.6
M1 つづら (kΩ)	102.9±3.3	80.2±4.0
M2 つづら (kΩ)	145.3±13.1	156.8±15.7

表 2.1.6-3 MOS トランジスタや各種抵抗について比較

つづら: L/S=0.2/0.2 µ m, 100mm Selete

Tei

以上、マスク修正とそれぞれの外注試作について述べてきた。以下の評価基盤の開 発においては、目的に支障をきたさない範囲において、T2、T3マスクのいずれの FEOL 試作ウェーハをも共存する形で用いた。

2.2. 材料による金属汚染、応力影響の評価方法の開発

本研究開発項目②は、研究開発項目①で得られた TEG マスクを用いて、300mmシ リコンウェーハ上に接合素子を作成し、さらに配線形成を行い、製造工程に用いる半 導体材料あるいは製造プロセスによる電気特性や接合素子への影響(金属汚染、応力、 電荷蓄積など)が把握できる電気特性の測定方法や解析方法、また、接合素子の信頼 性の試験方法や測定結果の解析方法を開発することを目標として実施した。具体的に は、金属汚染、応力影響、電荷蓄積、配線腐食を評価対象として、評価する TEG を特 定し、その測定方法や解析方法を開発することを目的とした。

なお、当初の目的では、FEOLで導入されるイントリンシックゲッタリング処理によ る汚染耐性やバックグラインド耐性などの評価も行なう予定であった。しかし、外注 による FEOL 試作では、その処理を組み込んだウェーハ試作が不可能であったこと、 また、バックグラインドも外注で実施しており、組合員からもその保護テープ材料を 評価する要求が無かったため、イントリンシックゲッタリング処理に関しての評価に ついては実施しなかった。

以下、評価対象として取り上げた金属汚染、応力影響、電荷蓄積、配線腐食の4項 目の評価方法について記載する。

2.2.1. 金属汚染の評価方法

金属汚染については、FeやCuなどの重金属による汚染と、NaやKのアルカリ金属の汚染では、その影響が大きく異なるのでそれぞれについて以下に記載する。

a. 重金属汚染

重金属汚染の汚染源として、Cuが半導体集積回路の配線として用いられていることから、まずCuを取り上げた。CuがSi中に拡散されると深い不純物準位を形成することがよく知られており、その結果、p-n接合の逆方向電流の増大や降伏電圧の低下が発生することが予想される。

FEOLで試作した p-n 接合は、皿. 2. 1. 2. FEOL/BEOL 統合 TEG マスクの概要 で述べたように、n+層の周辺部が素子分離絶縁膜(この場合 LOCOS 膜)に接している L型と接していない N1型の2種類があり、それぞれ n+層の面積の異なる水準が用意 されている。また、皿. 2. 1. 4. 各種 TEG 評価結果でも述べたが、最も大きい 面積で、N1型とL型の p-n 接合の逆方向電流を5回繰り返し測定した結果を図2.2. 1-1に示す。図から、この接合の降伏電流が1E-3A まで流れるように制限した場合、 N1型では逆方向電流が変化しないのに対して、L型では逆方向電流が測定回数と共に 増加することがわかる。これは、L型では p-n 接合の周辺部で電界強度が高く、そこで 発生する大量の電子が強電界で加速されて LOCOS 膜に捕獲されることにより電界が さらに増大するためと推測される。ただ、L型で評価する場合は、図2.2.1-2 に示すように接合に流れる降伏電流を1E-6A 程度に抑えることにより、繰り返し測定 による逆方向電流の増加を抑えることができる。しかし、汚染に起因する逆方向電流 の増大を正確に測定するため、以下では特に断らない限り、N1型の p-n 接合を用いた。



図 2.2.1-1 p-n 接合の構造と逆方向電流一電圧特性 電流の制限値:1E-3A



2.2.1-2 p-n 接合の構造と逆方向電流一電圧特性 電流の制限値:1E-6A

III - 2. 2 - 2

重金属汚染により、p-n 接合がどのような影響を受けるかを測定するための試料の詳細を図2.2.1-3に示す。測定試料は、FEOL 素子の上に Cu/Low-k 2 層配線を形成し、バックグラインドにより Si 厚さを 100 μ m まで薄膜化し、ダイシングにより切り分けた 21.5 mm × 26.9 mm のチップである。



n+ : $32X32 \mu$ m², 100X100 μ m², 100X100 μ m² X9

測定チップ

図 2.2.1-3 測定試料の準備

次に実験の方法であるが、詳細を図2.2.1−4に示す。チップに汚染処理を施 した後、アニールをして室温にて p-n 接合の逆方向電流を測定した。汚染処理は、チ ップの裏面から Cu を種々の方法で強制汚染させた。また、Cu の他に Au、Ti、Al の汚 染も試みた。

(1) 実験方法

汚染処理 → アニール → p-n接合の逆方向電流-電圧測定

(2) 汚染処理

- ・Cu(NO3)2/HF[1:100]=1:1,0.3ml滴下,ホットプレート乾燥(200℃)
- ・CuSO4[18%]:0.5ml滴下,ホットプレート乾燥(200℃)
- ・裏面Arスパッタ:10sec,Cuスパッタ:60nm
- ・裏面HF(1:100)処理(綿棒使用,自然乾燥), Cu(再配線用Cuメッキ膜付基板)
- ・裏面HF(1:100)処理(綿棒使用,自然乾燥), Au(ワイヤボンディング用Au線)
- ・裏面Arスパッタ:10sec,Tiスパッタ:70nm
- ・裏面Arスパッタ:10sec,Alスパッタ:100nm

(3) 使用装置

- ・アニール
 - a. 測定用エージング炉(光洋サーモ社製:CLH-21CD)

(N2置換0.5hr,昇温2hr,温度400℃:1,24,30,60hr)

b. バリアCVD装置(ASM社製:Dragon2300),(H2アニール,400℃,10min)

・電気特性測定:プローバD(マニュアルプローバ)

図 2.2.1-4 実験方法、汚染処理方法、使用装置

種々の方法で Cu 汚染させたときの、逆方向電流と印加電圧の室温での測定結果を図 2.2.1-5に示す。強制汚染がない場合、N2アニールをしても初期からの電流増 加は見られない。CuSO4 を用いたときは電流増加が他の方法より少し少ないが、他の 方法ではほぼ同じ電流増加になる。このことは、CuSO4 では p-n 接合面での Cu 汚染が 少なく、他の方法では汚染させる Cu の量にかかわらず、400 ℃でほぼ一定量の Cu が p-n 接合面まで拡散していると考えられる。ここで降伏電圧(12V)直前の 11.5V での 電流で汚染の程度を見積もることにすると、汚染前が 1E-10A であるのに対して、汚染 後は 3E-9A に 1 桁以上増加する。

III - 2.2 - 4



図 2.2.1-5 種々の Cu 汚染後の逆方向電流-電圧特性

次に、Cu(NO₃)₂を用いて短時間、および還元性の H2 雰囲気での拡散を行なってみた 結果を図2.2.1-6に示す。10分に短時間化しても、H2 雰囲気でも逆方向電流は ほとんど変わらず、p-n 接合面での Cu 汚染は同じであると考えられる。次に、逆に長 時間のアニールをしたとき、およびアニール温度を変えたときの、印加電圧 11.5V で の電流値を図2.2.1-7に示す。アニール時間を長時間化してもほとんど電流値 の変化は見られない。一方アニール温度を変えると、高温ほど電流値が増える結果に なった。このことは、各温度での Si への Cu の固溶度が Cu の汚染量を律速していると 考えると説明がつく。また、面積の異なる p-n 接合で、汚染後の逆方向電流を調べる と、図2.2.1-8のように、ほぼ面積に比例しており、接合面に一様に Cu が拡散 していると考えられる。



図 2.2.1-6 Cu 汚染の熱処理時間と雰囲気への依存性



図 2.2.1-7 Cu 汚染の N₂アニール時間と温度への依存性



図 2.2.1-8 Cu 汚染による逆方向電流の p-n 接合パターン依存性

次に、Auで汚染させたときの逆方向電流-印加電圧の測定結果を図2.2.1-9に Cu汚染と比較して示す。Cuに比べ、電流増加量は少し少なめであった。さらに、Ti、 Alでの汚染の影響を調べた。結果を図2.2.1-10に示す。400℃、200時間の長 時間のアニールをしても、p-n接合への汚染の影響は見られなかった。







III - 2.2 - 8

以上の結果から、BEOL プロセス以降の材料からの重金属汚染として、最も着目す べき汚染は Cu であり、汚染の影響は p-n 接合の逆方向電流 – 印加電圧特性により評価 できることを明らかにした。ただ、その影響としては、逆方向電流値で 2 桁以下の増 大を示すのみであり、降伏電圧の低下までは引き起こさない。また、MOS 容量素子や トランジスタの電気特性も測定したが、それらへの影響は見られなかった。このよう に影響が少ないのは、BEOL プロセス以降での熱工程は高々400℃程度であり、FEOL での工程のように高温の処理を含まないことによると考えられる。

なお、Cuの強制汚染を種々試みたが、最も簡便にかつ再現性良く行えるのは、Cu(NO₃)₂とHF水溶液の混合液塗布によるものであったことを付け加えておきたい。

b. アルカリ金属汚染

Na や K のアルカリ金属は、Si 中の拡散係数が Cu に比べ 3~4 桁小さい。一方 Si 酸 化膜中は、電界が印加されると室温でも容易に移動することが知られている。そこで 素子を形成した表面側から希釈した薬液を滴下することにより、強制的に汚染するこ とを試みた。測定試料および測定に用いた寄生 MOS の構造模式図を図2.2.1-1 1に示す。なお、ここで Cu 2 層配線を形成する工程ではアルカリ金属の拡散バリアと なると考えられる p-SiN 膜を使用しないで、p-SiO、p-SiOC のみを用いた。また、M1 と M2 の寄生 MOS の断面の STEM 像を図2.2.1-12に示す。



図 2.2.1-11 測定試料と測定 TEG の断面模式図



M1寄生MOS L=1.6 μm,W=3 μm M2寄生MOS L=1.6 μm,W=3 μm

図 2.2.1-12 寄生 MOS 断面の STEM 像

次に、実験方法、汚染処理、測定に使用した装置について、まとめて図2.2.1 -13に示す。また、Si 基板上に種々の濃度の溶液を 0.3 ml 滴下して汚染量を全反射 蛍光 X 線分析により測定した結果を図2.2.1-14に示す。NaOH、KOH を 10 万 倍、100 万倍、1000 万倍に希釈した溶液を滴下したときに、いずれも汚染量は それ ぞれ 1E14 個cm²、1E13 個/cm²、1E12 個/cm²となる。

- (1) 実験方法
 - a. 汚染処理
 - b. アニール処理
 - c. 寄生MOS(FG,M1,M2(W=10um,L=1.6um))のVg-Id特性の測定 Drain=0.1V,Source=0V,Sub.=0V Gate:FG=0~62.5V,M1=0~75V,M2=0~125V
 - d. ゲートに+バイアスをある時間印加した後Vg-ld特性の測定
 - e. ゲートにーバイアスをある時間印加した後Vg-ld特性の測定
- (2) 汚染処理
 - NaOH[25%]/H2O, 0.05ml滴下,
 10万倍,100万倍,1000万倍希釈,ホットプレート乾燥(100℃)
 - ・ KOH[48%]/H2O, 0.05ml滴下, 10万倍,100万倍,1000万倍希釈,ホットプレート乾燥(100℃)
- (3) 使用装置
 - ・ 電気特性測定:プローバD(マニュアルプローバ)
 - アニール:測定用エージング炉
 (N2置換0.5hr,昇温2hr,温度400°C:1hr)
 - 汚染測定:全反射蛍光X線装置





図 2.2.1-14 希釈液滴下による汚染量測定結果

次に、汚染の影響を評価するために作成した試料の詳細を図2.2.1-15に示 す。1 チップ上に同一の寄生 MOS が4箇所にある。それぞれに同一希釈の溶液を0.05 ml ずつ滴下した後、400℃で1時間アニールした。そのチップでまず、FG、M1,M2の それぞれの寄生 MOS のドレイン電流-ゲート電圧特性を測定し、ドレイン電流が 1E-8A のときのゲート電圧をしきい電圧として求めた。その後、ゲート絶縁膜への電 界強度が2.5 MV/cmとなる+電圧をしきい電圧の変動がほぼ1V以下になるまで印加し てしきい電圧を求めた。その後、逆にゲート電極に一電圧をしきい電圧変動がほぼ1V 以下になるまで印加してしきい電圧を求めた。このようにして Na 汚染量の異なるチッ プについて、それぞれの寄生 MOS のドレイン電流-ゲート電圧特性を測定した例を図 2.2.1-16から-21に示す。



測定チップ

寄生MOSパターン外観

図 2.2.1-15 Na および K 汚染試料の作成と 寄生 MOS の外観パターン



図 2.2.1-16 ドレイン電流-ゲート電圧特性で見られる Na 汚染の M2 寄生 MOS への影響(1)



図 2.2.1-17 ドレイン電流-ゲート電圧特性で見られる Na 汚染の M2 寄生 MOS への影響(2)


図 2.2.1-18 ドレイン電流-ゲート電圧特性で見られる Na 汚染の M1 寄生 MOS への影響(1)



M1寄生MOSのVg-Id特性

10万倍希釈で汚染した時の M1寄生MOSのVg-Id特性

図 2.2.1-19 ドレイン電流-ゲート電圧特性で見られる Na 汚染の M1 寄生 MOS への影響(2)



図 2.2.1-20 ドレイン電流ーゲート電圧特性で見られる Na 汚染の FG 寄 生 MOS への影響(1)



FG寄生MOSのVg-Id特性

10万倍希釈で汚染した時の FG寄生MOSのVg-Id特性

図 2.2.1-21 ドレイン電流-ゲート電圧特性で見られる Na 汚染の FG 寄 生 MOS への影響(2)

以上のようにして測定したドレイン電流-ゲート電圧特性から求められるしきい電圧 について、初期の値と+電圧を印加したときの値の差を Vt 変化量とした。この Vt 変 化量の汚染量依存性を図2.2.1-22に示す。M2、M1、FG の各寄生 MOS につい て、チップ内4点で測定した Vt 変化量の中央値と最大値、最小値を汚染量に対して図 示した。なお、各希釈溶液を用いたときの汚染量としては、図2.2.1-14の結 果を用いて示した。



図 2.2.1-22 各寄生 MOSのしきい電圧 Vt 変化量の Na 汚染量依存性

ここで汚染無はリファレンスとして、強制汚染をしていないチップでの電圧変化量 である。リファレンスにおいても Vt 変化量がある値を持つのは、寄生 MOS のゲート 絶縁膜となっている SiO2 や p-SiO、p-SiOC などの強電界による分極、あるいは強制汚 染前に混入したアルカリ金属などの汚染と考えられる。しかし、今回試作している FEOL、BEOL の製造ラインでは、例えば M2 や M1 寄生 MOS の Vt 変化量から算定で きる 10E12 個/cmのオーダーでの汚染があるとは考えにくいので、主には分極に起因す る Vt 変化量と考えられる。従って、強制汚染による寄生 MOS への汚染量は、各汚染 に対する Vt 変化量とリファレンスの Vt 変化量の差に対応して計算される Na 汚染濃度 となる。

M2寄生 MOS、M1寄生 MOSでは、各汚染量でのVt変化量のばらつきは大きいものの、中央値でみると汚染量が増大するに従ってリファレンスに対してVt変化量も大きくなっており、Na汚染の影響があることがわかる。一方、FG寄生 MOSでは、Vt変化量そのものの値も小さく、リファレンスとの差もほとんど見られないことから、Na汚染の影響はほとんど無いと判断される。

III - 2.2 - 1.6

この結果から、例えば最も高濃度の 1E14 個/cm の Na 汚染がある場合、M2 寄生 MOS では、しきい電圧 Vt の変化量の中央値から、ゲート絶縁膜の厚さ 800nm、平均的な比 誘電率を 4 として、電気的に活性な汚染量(+電荷として作用する量)Qは、

Q=2.8E10×(Vt 変化量@Na 汚染 - Vt 変化量@リファレンス)

で計算され、Vt 変化量@Na汚染 = 110 V、Vt 変化量@Na汚染 = 60 V を代入すると、 Q=1.4E12 個/cmとなる。また、M1 寄生 MOS では、ゲート絶縁膜の厚さ 500nm、平均 的な比誘電率を 4 として、

Q=4.4E10×(Vt 変化量@Na 汚染 - Vt 変化量@リファレンス)

で計算される。Vt 変化量@Na汚染 = 42V、Vt 変化量@Na汚染 = 15 Vを代入すると、 Q = 1.2E12 個/cm²となり、M2 寄生 MOS とほぼ同じ量である。

次に KOH で同様に強制汚染させた時、各寄生 MOS での電圧変化量と汚染量の関係 を図2.2.1-23に示す。ここでも M2 寄生 MOS、M1 寄生 MOS では、各汚染量 での電圧変化量のばらつきは大きいものの、中央値でみると汚染量が増大するに従っ てリファレンスに対して電圧変化量も大きくなっており、K 汚染の影響があることが わかる。また、各汚染濃度で電圧変化量に多少の差はあるものの、Na の場合と K の場 合での違いはほとんど無いことがわかった。一方、FG 寄生 MOS では、電圧変化量そ のものの値も小さく、中央値ではリファレンスより若干下がっていることから、K 汚 染の影響はほとんど無いと判断される。



図 2.2.1-23 各寄生 MOSのしきい電圧 Vt 変化量の K 汚染量依存性

なお、アルカリ金属汚染の場合に最も汚染量の大きい場合であっても、p-n 接合の逆 方向電流-電圧特性、能動トランジスタと同じ絶縁膜の MOS 容量素子の容量-電圧特 性、その絶縁膜耐圧、能動トランジスタのしきい電圧などにリファレンスとの差は見 られなかった。

以上述べてきたことから、アルカリ金属汚染は、配線構造に p-SiN などの拡散バリ アとなる絶縁膜を含まない構造で、M1 や M2 寄生 MOS のしきい電圧を測定すること により評価できることが明らかになった。特にゲートとなる電極に一定の+電圧を印 加した前後でのしきい電圧の差を測定することにより、汚染により電気的に活性とな っている汚染量を見積もることが出来た。

BEOL 以降の評価材料でアルカリ金属が導入される可能性が考えられるのは、Low-k 材料、CMP におけるスラリ、バッド、洗浄液、バッファーコート材料などがある。こ れらの材料およびそれを用いたプロセスによる汚染の評価には、これまで述べてきた 方法を適用することが出来る。

なお、今回の強制汚染は Cu/Low-k 2 層配線後に、1E12 個/cmの汚染を最小値として 評価しており、この場合には汚染影響が明らかに観測されている。内挿すると 1E11 個 /cmになれば汚染の影響はほとんど見られなくなると考えられる。したがって、例えば 配線形成後にその上に塗布されるバッファーコート材料では、アルカリ金属の汚染を 1E11 個/cm以下にする必要があると示唆できる。

2.2.2 応力影響の評価方法

2000年以降には、Si表面に引張応力が印加された n チャネル MOS トランジスタは、 そうでないものに比べて電流駆動能力が向上することが知られるようになり、現在で は半導体集積回路にも適用されるようになってきた。いわゆるストレインド・シリコ ンと呼ばれる技術である。この場合 Si に印加される応力は、GPa オーダーである。し かし、BEOL 以降の材料では、このような大きな応力を及ぼす材料は極めて少なく、 また、トランジスタの電流駆動能力としてチャネルコンダクタンス gm を測定する必要 があるが、gm には種々の構造パラメータなども影響する。そこで、10 から 100MPa オ ーダーの印加応力でも変化が検知でき、また、FEOL プロセスで形成でき、簡便に測定 できる抵抗素子での評価を行った。

実験方法として、評価サンプル、抵抗素子寸法、チップの反らせ方、反り量の測定 方法、使用装置をまとめて図2.2.2.1に示す。このような反りによりチップ上 に形成された抵抗素子に1軸性の応力を印加することができる。反りの方向としては、 抵抗素子に電流の流れる方向に応力が印加されるようにした。測定チップと測定パタ ーンの外観を図2.2.2.2-2に示す。チップの上下に電流が流れるので、上下がビ ニールシートに挟まれるようにした。レーザー顕微鏡により測定したそり量からチッ プ上に形成された抵抗素子にかかる応力の求め方については図2.2.2.2-3に示す。



チップ反り量の測定

・レーザー顕微鏡で端部と中央の焦点距離の高さを測定し、反り量を求める

使用装置

- ・電気特性測定:プローバD(マニュアルプローバ)
- ・レーザー顕微鏡
 - 図 2.2.2-1 実験方法

$$III - 2$$
. 2 - 1 9



図 2.2.2-2 測定チップと抵抗素子のパターン外観



図 2.2.2-3 反り測定結果からの応力の算出

測定結果の例として N-層、N+層、poly-Si のそれぞれの抵抗値を図2.2.2.2-4 に示す。これは、幅 1µm、長さ 5µm のパターンであるので、応力を印加していないと きの層抵抗(シート抵抗)は、N-層が約4kQ、N+層が約130Q、poly-Si 層が約600Q である。この結果から、いずれの場合も引張応力が印加されると抵抗は下がり、圧縮 応力が印加されると抵抗が上がることがわかる。これは、いずれの抵抗素子もキャリ アが電子であることから、n チャネルトランジスタと同じような応力への依存性を示す と考えられる。長さの異なる各抵抗素子での抵抗の変化率の平均値を図2.2.2. 5に示す。長さが異なっても各材料での変化率に大きな差が無く、また、応力に対し てこの範囲では変化率が直線的に増減する。3種類の材料の抵抗素子で、N-層の抵抗素 子の抵抗値が大きいので測定による誤差が小さいと考えられ、また、変化率が大きい ことから、評価素子として適していると考えられる。しかし、それでも200 MPa で 5% 程度と小さい値である。



抵抗值:1um×5um

図 2.2.2-4 N-層、N+層、poly-Si それぞれの抵抗値の応力依存性



図 2.2.2-5 N-層、N+層、poly-Siそれぞれの抵抗変化率の 応力依存性

以上述べてきたように、応力の影響は、抵抗素子、特に N-層の抵抗素子により評価 できることが明らかになった。ただ、電気的に測定される抵抗値で見るとその影響は 極めて小さいので、精度の高い測定が必要になる。

しかし一方、例えば一般的なバッファーコート材料では内部応力は 50 MPa 程度で あるが、このような応力が抵抗素子に直接印加されたとしても抵抗値の変化率は 1%程 度にすぎない。すなわち、バッファーコート材料の応力による FEOL 素子への影響は 極めて軽微と考えられる。

にもかかわらず、最近ではバッファーコート材料の低応力化が要求されている。 その理由は、FEOL素子への影響を心配してのことよりも、むしろ組立工程でのウェー ハの反りに起因する剥がれなどの不良を低減し、また組立てを容易にするためである と考えられる。

2.2.3. 電荷蓄積(チャージアップ)の評価方法

半導体プロセスの BEOL では、種々の材料の成膜や加工においてプラズマが多く用いられる。この場合、半導体ウェーハ表面にはイオンもしくは電子が蓄積し、チャージアップが発生して半導体素子を破壊することが懸念される。また、大気中や、溶液中でウェーハが高速回転し、静電気によるチャージアップも懸念される。このようなチャージアップの評価には、比較的小面積の MOS 容量素子のゲート側に電荷を捕集するアンテナになる大面積の配線を接続したチャージアップ TEG が用いられる。

今回評価に用いた TEG は T3 マスクであり、トランジスタと同じ 6.5nm の SiO2 を絶 縁膜とし、面積が 2×2 μm2 の MOS 容量素子で、アンテナは BEOL で形成される配線層 の M1 と M2 である。実験方法としてチップ内のチャージアップ TEG の位置と、MOS 容量素子のゲート破壊耐圧の測定方法を素子の断面模式図とともに図2.2.3-1 に示す。

測定は M1、M2の配線をそれぞれ CMP で形成した後にウェーハ内で 46 チップ測定した。ゲート側には基板表面に蓄積層が出来るように、即ち N型基板では+、P型基板では-の電圧を印加して測定した。



測定チップ(46ケ/ウェーハ)

M2完了後の断面構造

図 2.2.3-1 チャージアップ評価のための実験方法

BEOL に用いるプロセス材料やそのプロセスの影響を評価するため、配線間絶縁膜 としてプラズマで成膜する p-SiOC と、塗布により成膜するポーラス絶縁膜(p-MSQ) の場合について評価した。基板を N 型、P 型、M1 配線完了後、M2 配線完了後をパラ メータとして、種々のアンテナ比での MOS 容量素子の耐圧不良率をまとめて図2.2. 3-2に示す。 基板を N 型とした場合、大きなアンテナ比をもつ 3 種類のアンテナ MOSの耐圧測定結果について、ウェーハ内分布と電流-電圧特性を図2.2.3-3 から-6に示す。また、基板をP型とした場合を図2.2.3-7から-10に示す。

N型基板、Low-k: p-SiOC

N型基板、Low-k: p-MSQ

アンテナ比 測定	3k	23k	55k	125k	300k	アンテナ比 測定	3k	23k	55k	125k	300k
M1完後	0	0	0	0	0	M1完後	0	0	0	0	0
M2完後	0	2	-11	50	83	M2完後	0	0	2	28	52
耐圧不良率(%)									ĥ	甘圧不良	率(%)

耐圧不良率(%)

P型基板、Low-k: p-SiOC P型基板、Low-k: p-MSQ

アンテナ比測定	3k	23k	55k	125k	300k	アンテナ比 測定	3k	23k	55k	125k	300k
M1完後	0	0	0	0	0	M1完後	0	0	0	0	0
M2完後	0	0	0	2	2	M2完後	0	0	0	0	0
耐圧不良率(%)									ň	甘圧不良	率(%)

図 2.2.3-2 アンテナ TEG の耐圧不良率のまとめ



N型基板、Low-k: p-SiOC、M1完了後 ゲート寸法 2X2µm,ゲート膜厚 6.5nm

図 2.2.3-3 ウェーハ内分布と電流-電圧特性(1)



N型基板、Low-k: p-SiOC、M2完了後 ゲート寸法 2X2µm, ゲート膜厚 6.5nm 図 2.2.3-4 ウェーハ内分布と電流-電圧特性(2)



N型基板、Low-k: p-MSQ、M1完了後 ゲート寸法 2X2µm, ゲート膜厚 6.5nm 図 2. 2. 3-5 ウェーハ内分布と電流-電圧特性(3)



N型基板、Low-k: p-MSQ、M2完了後 ゲート寸法 2X2µm, ゲート膜厚 6.5nm 図 2. 2. 3-6 ウェーハ内分布と電流-電圧特性(4)



P基板、Low-k: p-SiOC、M1完了後 ゲート寸法 2X2µm,ゲート膜厚 6.5nm





P基板、Low-k: p-SiOC、M2完了後 ゲート寸法 2X2µm, ゲート膜厚 6.5nm
 図 2.2.3-8 ウェーハ内分布と電流-電圧特性(6)



P基板、Low-k: p-MSQ、M1完了後 ゲート寸法 2X2µm, ゲート膜厚 6.5nm
 図 2. 2. 3 − 9 ウェーハ内分布と電流−電圧特性(7)



P基板、Low-k: p-MSQ、M2完了後
 ゲート寸法 2X2 µ m, ゲート膜厚 6.5nm

 図 2.2.3-10
 ウェーハ内分布と電流一電圧特性(8)

M1 完了後には、配線層間絶縁膜が p-SiOC、p-MSQ のいずれの材料であっても、また基板が N 型、P 型のいずれであって、種々のアンテナ比で耐圧不良を起こす MOS 容量素子は無かった。これは、アンテナが形成される Cu およびバリアの CMP、さらにその後の洗浄においても、ウェーハ表面でのチャージアップの発生が無いことを示している。

しかし、M2 終了後には耐圧不良が発生している。P 型基板よりも N 型基板の方で、 かつアンテナ比が大きくなるに従って耐圧不良率が高くなる。P 型基板よりも N 型基 板の方で発生するのは、ウェーハ表面のアンテナに蓄積する電荷が+電荷であること を示唆している。+電圧が印加されたとき、N 型基板では表面に蓄積層が形成される のに対して P 型基板では反転層が形成され、MOS 容量素子の絶縁膜に印加される電界 が P 型よりも N 型で大きくなるためである。また、アンテナ比が大きくなるに従って 耐圧不良率が高くなるのは、アンテナ面積が大きくなるにしたがってアンテナに捕集 される電荷量が多くなるためと考えられる。

M2 完了後に耐圧不良が発生していることから、チャージアップを起こす工程は、ビ ア層や M2 層の層間絶縁膜を形成する工程、ビアや M2 のエッチングやアッシングする 工程、バリアメタルや Cu のスパッタリング工程が考えられる。さらに詳細に見ると、 Low-k 材料が p-SiOC よりも p-MSQ の方で不良の発生率が低くなっていることがわか る。この違いは、M1 CMP 工程完了後の層間絶縁膜の形成工程の差に起因していると 考えられる。M1 CMP 後、いずれの層間絶縁膜の場合も Cu 拡散バリアとして薄い 30nm の p-SiCN 膜がプラズマ CVD で表面に堆積される。その後 p-SiOC の場合にはプラズマ CVD でさらに 100nm の p-SiOC が堆積されるのに対して、p-MSQ の場合には塗布法で 100nm のポーラス Low-k 膜が形成される。したがって、プラズマ処理する時間の長い p-SiOC の場合には耐圧不良率が高くなり、塗布法を併用してプラズマ処理の時間を短 くした p-MSQ の場合には耐圧不良率が低くなると考えられる。

また、耐圧不良のウェーハ内分布をみると、ウェーハ周辺部でチャージアップが最 も発生し易く、続いて中心部で発生するという特徴がある。このような特徴は、プラ ズマを用いた CVD やドライエッチングで現れることがある。

以上述べてきたように、配線層で形成される大きな面積を持つアンテナをゲートに 接続した小さな面積の MOS 容量素子の耐圧測定により、チャージアップの起こし易い 材料とそれを用いるプロセスの影響を評価できることが明らかになった。また、N型 基板と P型基板では耐圧不良発生に大きな差があり、今回のように+電荷が表面に蓄 積する場合には、N型基板を用いた方が高感度に影響評価にできることがわかった。 逆に-電荷が表面に蓄積する場合には P型基板を用いた方が高感度に評価できると考 えられる。

2.2.4. 配線腐食の評価方法

Cu 配線における CMP 工程では、Cu スラリ、バリアスラリ、パッド、ドレッサー、 洗浄液、洗浄用ブラシなどが消耗部材として用いられる。ここで特にスラリや洗浄液 においては、Cu 配線の腐食を起こさないことが、それらの材料選定において、1 つの 重要な指標になる。従来、腐食については、ほとんどが光学顕微鏡や SEM を用いて Cu 表面を観察して評価される程度であり、極めて定性的な評価に終わっていた。

腐食は、主に電池効果により電気化学的に発生するものであると考えられるので、 電池作用として、FEOL プロセスで形成できる(a) p-n 接合電池、Cu 配線の密度差で発 生すると考えられる(b) 濃淡電池について、配線腐食を定量的に評価する方法を開発す ることとした。定量的に評価するために、配線抵抗の差を用いて評価したが、このよ うなことは従来ほとんど行なわれておらず、CMPの腐食を定量的に評価方法としては 画期的な手法であると思われる。

a. p-n 接合電池

FEOLでは、Si 基板表面に n 層と p 層が形成される。そこで n 層に接続された Cu 配線と p 層に接続された Cu 配線を比較する。Si 基板表面に形成された p-n 接合に光照射 されると、 p 層の電位は n 層の電位より高くなり、 p 層に接続された Cu 配線には+電荷が注入され、Cu+イオンとして液中に Cu が放出され易くなり、いわゆる腐食が起こ りやすくなる。一方、 n 層に接続された Cu 配線ではそのような腐食の発生は無く、もし液中に Cu+イオンが大量にあれば、一電荷を持つ電子がそれを中和することにより メッキされることもあり得る。また、Si 基板に接続されない Cu 配線は、電荷の注入や 放出は無いので、n 層に接続された配線とほぼ同じように腐食は発生しない。この様子 を模式的に図2.2.4-1に示す。



図 2.2.4-1 FEOL素子に接続された Cu 配線の腐食の様子

腐食を評価する TEG パターンと実験方法について図2.2.4-2に示す。M1 CMP 後にウェーハ内 92 チップの抵抗を測定した。腐食評価のウェーハとして、Cu および バリアを研磨した後、光を遮断した CMP 装置内で水洗したウェーハをリファレンスと して用意した。このウェーハにさらに CMP 装置の洗浄部に光照射した場合と遮断した 場合で時間を変えて水洗した場合、92 の各チップでの p 層に接続された Cu 配線と n 層に接続された Cu 配線の抵抗値の差を求め、その正規分布図を図2.2.4-3に示 す。ここで水洗時間はロールブラシ 2 回のトータルの洗浄時間(時間の比率は一定) であり、リンスは行なわない。光遮断した場合には、水洗時間と共に分布が広がるが、 中央値はほぼ 0 となり、p-n 接合電池作用による腐食の発生が無いことを示している。 しかし、光が照射された場合には、水洗時間と共にその差は正の側に大きくなってい く。すなわち、p-n 接合電池作用により、p 層に接続された Cu 配線が腐食により薄く なって、抵抗が上昇したことがわかる。次に、光照射がある場合に、p 層、n 層に接続 された抵抗値のウェーハ内分布とその中央値の水洗時間依存性を図2.2.4-4に 示す。p 層に比べて少ないが、n 層に接続された抵抗も時間と共に大きくなっており、 ブラシによる水洗で Cu 配線が削れて行くためと推測される。



図 2.2.4-2 腐食 TEG パターンと実験方法



図 2.2.4-3 p層とn層に接続された抵抗差の分布について水洗 時の光照射有無の違い



図 2.2.4-4 抵抗のウェーハ内分布とその中央値の水洗時間依存性

III - 2.2 - 32

先ほどの一連の実験は、p型基板を用いたものであるが、次に P型基板と N型基板 を用いたときの評価結果を図2.2.4-5、図2.2.4-6に示す。



図 2.2.4-5 N型基板、P型基板それぞれでの抵抗差の水洗時間依存性



配線増加の傾き

	P型基板	N型基板		
N型接続	0.005	0.007		
フローティング	0.007	0.008		
P型接続	0.022	0.030		

図 2.2.4-6 配線抵抗のウェーハ内中央値の水洗時間依存性

III - 2.2 - 3.3

基板が異なっても、p層に接続された配線が腐食されて抵抗が高くなり、p層とn層 に接続された配線抵抗の差は洗浄時間に伴って同じように+側にシフトしていく。図 2.2.4-6には、Si 基板に接続されていないフローティングの抵抗についてもそ のウェーハ内分布の中央値の時間変化も示した。ほぼ n層に接続された配線抵抗と同 じように変化する。ただし、ブラシによる水洗で Cu 配線が削れて行くことに変わりが ないが、同じ基板で比較して n層接続の抵抗がフローティングのものより抵抗増加率 が若干低いことは、n層接続されている配線表面に Cu がメッキされる効果が現れてい る可能性が考えられる。

今回の手法は洗浄時の腐食の評価に用いることができると考えられるので、洗浄液の防食剤の有無による差が確認できるかどうか検討した。水洗の場合と比較して図2. 2.4-7に測定結果を示す。水洗に比べ洗浄剤を用いた方が腐食の発生は抑制されている。さらに、防食剤を添加することによりさらに腐食が抑制されていることがわかる。このように、本手法により腐食評価が詳細にかつ定量的にできることがわかった。



図 2.2.4-7 洗浄液の防食性評価

b. 濃淡電池

CMPにおいて腐食の要因となるのは、先に述べたような p-n 接合電池作用のほかに、 配線パターンの大きさや疎密による、いわゆる濃淡電池作用によるものが考えられる。 この作用を検証するために、配線を形成するマスクパターンを設計した。このマスク は Cu 配線 1 層分だけであり、下地層のマスクは不要である。

CMP の研磨において、濃淡電池作用による研磨速度への影響を模式的に図2.2. 4-8に示す。疎なパターンと密なパターンに接続されたセンサーとなる配線部分で、 研磨速度が異なってくる。疎なパターンに接続されたセンサー配線部は、低電位の疎 パターンから電子が供給されることにより研磨が抑制され、密パターンに接続された センサー配線部は逆に電子が引き抜かれることにより研磨が加速されると推測される。



濃淡電池の作用でセンサーの膜厚はR1>R2となる

図 2.2.4-8 濃淡電池作用の原理

具体的な TEG パターンを図2.2.4-9に示す。センサーとなる配線 R1、R2 を 疎なパターン、密なパターンにそれぞれ接続している。このような配線パターンを形 成したウェーハの Cu を CMP したときのセンサー配線の抵抗測定結果を図2.2.4 -10に示す。





図 2.2.4-10 濃淡電池作用の評価結果

TEG A のパターンのようにすべての配線の密度が 50%と同じときは、濃淡電池の作用は無くなり、センサー配線 R1 と R2 の差はほぼ 0 である。しかし、TEG G のように、配線密度の異なるパターンに接続されたセンサーの抵抗値には、推測どおり研磨速度に差が生じて、抵抗測定から算定された Cu 膜厚に差が出てくる。疎パターンに接続されたセンサー部 R1 では研磨速度が抑制され Cu 膜厚は大きくなり、密パターンに接続されたセンサー部 R2 では研磨速度が加速され Cu 膜厚は小さくなり、R2-R1 の値はオーバー研磨の増加に伴ってー側にシフトしていく結果となっている。

このように、ここで準備したマスクを用いて、CMP 後の抵抗測定を行うことにより、 濃淡電池の作用による1種の腐食を定量的に評価することができる。

以上、腐食に関して、p-n 接合電池、濃淡電池の作用による Cu 配線への影響を定量 的に評価する手法を述べてきた。このような定量化は、従来行なわれておらず、この プロジェクトで初めて確立することが出来た。この評価法を用いることにより、CMP で用いるスラリ、洗浄液などの材料の防食性能を定量的に評価することが可能となり、 それらの材料開発に貢献することができる。

2.3. 半導体プロセス全体を考慮した材料評価基盤の開発

本研究項目③は、対象とするパッケージをワイヤーボンド型とフリップチップ型と し、接合素子と Cu/Low-k 配線を有するウェーハのパッケージ組立工程の基準プロセス と評価方法を確立し、さらに、熱、応力、水分などが電気特性や材料に与える影響を 把握し、信頼性評価技術を確立することを目標に実施した。また、得られた知見を迅 速に各工程にフィードバックし、フロントエンドからバックエンド、パッケージまで の半導体プロセスにおいて次世代半導体以降にも対応する材料を一貫して評価できる 評価基盤を確立することを目標とした。

以下には、まず FEOL プロセスで作成した素子の応用として、リングオシレータを もちいた Low-k 膜のダメージ評価方法と、寄生 MOS を用いた配線層間絶縁膜の評価方 法について述べた後に、ワイヤーボンド型パッケージの1つである QFP パッケージを 用いた評価と、フリップチップ型のパッケージとして WLP を用いた評価について述べ る。

2.3.1. リングオシレータを用いた Low-k 膜ダメージの評価方法

a. Low-k 膜の直接 CMP におけるダメージの評価

Cu/Low-k 配線では、実際の配線プロセスを経た後に Low-k 膜がどの程度低い比誘電 率を保持しているかが、半導体集積回路の性能を決めるのに重要な項目となる。評価 材料として用いた MSQ1 と 2 の物性値と絶縁膜リーク特性を p-SiOC と比較して図 2. 3. 1-1に示す。MSQ1 と 2 では、比誘電率がほぼ同じであるが、その主骨格が異 なっており、MSQ2 の方は弾性率が大きくなっている。

Low-k (t=100nm)	p-SiOC	MSQ1	MSQ2	
材料	CVD系	Porous MSQ	Porous MSQ	
骨格構造	-	主骨格A	主骨格B	
Shrinkage(%)	-	10	10	
比誘電率	3.0	2.4	2.4	
弾性率(GPa)	10.2	7.0	8.6	
硬度(GPa)	1.18	0.69	0.93	



図 2.3.1-1 絶縁膜の物性値と絶縁膜リーク特性

配線プロセスでの種々の処理を連続して行ったとき、それぞれのダメージによる単層 膜での比誘電率の変化を図2.3.1-2に示す。処理を重ねるにしたがって、比誘 電率は大きくなり、CMP処理後に比誘電率は若干低下する。ただ MSQ1 と 2 ではほと んど違いが見られない。

リングオシレータを利用して実効誘電率を評価するウェーハの作成方法を図2.3. 1-3に示す。



図 2.3.1-2 複合処理による比誘電率(k値)の変化



図 2.3.1-3 評価ウェーハの作成方法

FEOL プロセスで素子が形成されたウェーハ上に Low-k 膜、Cap 膜(p-SiO) を形成し た後、バリアメタル、Cu を堆積し、Cu を CMP して配線を形成する。その後、バリア CMP 工程で時間を制御して Cap 膜を残したウェーハ、Cap 膜を除去して Low-k 膜の途 中まで除去したウェーハを、図に示したような水準で作成する。それぞれのウェーハ について、リングオシレータの発振周波数の測定を行い、同時に同一チップに形成さ れたリングオシレータの櫛型負荷容量と同じ配線幅、配線間隔の折り返し抵抗パター ンの抵抗値を測定する。この抵抗値は、リングオシレータの負荷容量の配線幅と配線 高さを補正すると同時に、バリア CMP によって研磨された Cap 膜と Low-k 膜の残存 量の尺度になる。実効容量の相対値と配線抵抗の関係を MSQ1 と 2 についてそれぞれ 図2.3.1-4 に示す。抵抗値で 100 k Ω 以下では、Cap 膜が残存しており、それ以 上になると Low-k 膜が直接 CMP されて、Low-k 膜のみとなる。Cap 膜が残存している 場合、MSQ1 と 2 の実効容量での差はほとんどみられないが、Low-k 膜のみになると MSQ1 に対して MSQ2 では、約 8%の実効容量の減少が見られた。



図 2.3.1-4 実効容量の相対値と配線抵抗の関係

さらに、ウェーハ内分布について図2.3.1-5に示す。ここでは、従来用いてき た櫛型パターンの容量と抵抗の関係についても示した。従来の容量と抵抗の関係から は、MSQ1 と 2 の差はほとんど見られないが、リングオシレータによる実効容量と抵 抗の関係では、分布が大きいものの MSQ1 と 2 の差が明らかである。従来の容量と抵 抗の関係で差が明らかでないのは、櫛型パターンの容量が小さく、測定による寄生容 量とほぼ同じ程度になっているためと推測される。



図 2.3.1-5 容量と配線抵抗の相対値の関係のウェーハ内分布

さらに、比誘電率の低い Low-k 材料として MSQ3 を加えて、評価を行った。単層膜 での物性値と絶縁膜リーク特性を図2.3.1-6に示す。MSQ3 は、主骨格が MSQ2 と同じであるが、ポアサイズが大きく、膜密度が低くなっており、比誘電率がさらに 低い材料である。ポアの分散に関しては、ほぼ MSQ2 と同程度と見られる。結果とし て絶縁破壊電圧は、MSQ1 や2に比べてやや低くなっている。

					1.E-02
Low-k	p-SiOC	MSQ1	MSQ2	MSQ3	1.E-03 p-SiOC
					$\sim 1.E-04$ $= MSQ1$
					[S] = MSQ2
					51.240 $-MSQ3$
材料	I CVD系	MSQ茶	MSQ杀	MSQ系	I ⊈ 1.E-06
					I ∰1.E-07
					1.E-08
					51 F-00
		王骨格A	王肯格B	王肯格B	
					Low b涂布径
					I.E-II
Shrinkage(%)		10	10	11	1.E-12
Sillinkage(20)	-	10	10		
					電界預度 ^(MIV/CM)
	3.02	2.36	2.38	2.24	カハルホティー カフレジャジ フノ明サ
1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1-					<u>多分散度 1] = 空扎か繁かっ (いる(開放)</u>
					多分散度 [0.5] = 空孔が孤立している(閉鎖)
		0.74	0.70	0.70	
展密度	1	0.74	0.79	0.72	多分配度
Pore size(8)	Ι.	61	10.1	13.2	
I OIC SIZC(A)		V.I	10.1	10.2	
	l				
多分散度	-	0.99	0.61	0.58	
2.17 11012					1 10 100
					J D(Å)

図 2.3.1-6

絶縁膜の物性値と絶縁膜リーク特性

配線プロセスでの種々の処理を連続して行ったとき、それぞれのダメージによる単層 膜での比誘電率の変化を図2.3.1-7に示す。MSQ3はMSQ1,2に比べ、初期の比 誘電率が低いので、ダメージを受けた後でも低いが、初期の差ほどは大きくはない。 また、リーク電流の増加も大きい。



図 2.3.1-7 複合処理による比誘電率(k値)の変化および 複合プロセス後の絶縁膜のリーク電流

MSQ3を用いて図2.3.1-3に示したのと同じように6水準のウェーハを作成し、 リングオシレータの周波数測定と抵抗測定を行った。結果を他のMSQ材料と共に図2. 3.1-8に示す。特徴的なことは、MSQ3では、Cap 膜が残存している場合に実効容 量が他のMSQに比べて低くなっていることである。また、Low-k材料のみになっても 研磨量が大きくなると、実効容量はMSQ2より若干低くなっている。このことは、Cap 膜のプラズマCVDによるダメージがMSQ3では少ないことを示唆していると思われる。



図 2.3.1-8 リングオシレータによる実効容量と配線抵抗の関係

これまでは、図2.3.1-3に示した方法で CMP を行なって1層の Cu 配線(M1) が終わった段階で、11 段のリングオシレータや抵抗測定を行ってきた。次に、それぞ れのウェーハに2層目の Cu 配線(M2)、Al 配線、パッシベーション、N2 アニールを 行い FEOL プロセスの後通常の Cu2層配線したウェーハで、21 段のリングオシレータ を用いて M1 配線の特性を評価した。結果を図2.3.1-9に示す。ここではウェ ーハ内各チップで測定した値の中心値と分布を示す。中心値で見ると、先ほどの図2. 3.1-8とほぼ同じ結果が得られた。分布を見ると Cap 膜が残存している場合には、 MSQ3 と MSQ2 とは明らかに実効容量が異なっているが、Low-k 膜のみになると分布 がかなり重なってくる。次にこれらのウェーハで、Cap 膜が残存している場合の櫛型 パターンで測定した容量と折り返しパターンで測定した抵抗値の関係を図2.3.1 -10に示す。この図では、MSQ 材料の間に明確な差はほとんど得られない。原因は、 先ほどと同じように、櫛型パターンの容量が小さく、測定による寄生容量とほぼ同じ 程度になっているためと推測される。



- ✓ MSQ2:最大10.3%実効容量低減
- ✓ MSQ3:最大12.5%実効容量低減

直接CMPでLow-k膜のみのとき、MSQ2とMSQ3の面内分布を見ると、
 分布の重なりが多く、初期単層膜のk値の差ほど明確な差はなくなっている

- Cap膜が残存している場合、MSQ3と他材料とのk値の差が明確である
- 図 2.3.1-9 リングオシレータによる実効容量と配線抵抗の関係 ウェーハ中央値(左)とウェーハ内各チップの分布(右)



- リングオシレータの周波数測定に基く実効容量の結果と異なり、 配線の抵抗と容量に基くRCプロットではLow-k材料間に差は認められない
- RCプロットよりもリングオシレータによる容量評価の方が材料評価に適している

図 2.3.1-10 Cap 膜有りのときの RC プロット

$$III - 2$$
. $3 - 7$

以上、リングオシレータを用いた Low-k 材料の比誘電率評価について述べてきた。 この方法の適用により、Low-k 材料の比誘電率の差やプロセスによる影響を正確に評 価できることがわかった。BEOL だけで作成した試料では櫛型パターンで直接容量を 測定するが、その際には測定に伴う寄生容量の影響を受ける。しかし、リングオシレ ータでは、周波数に櫛型パターンの容量のみが反映されるためと考えられる。ただ、 現段階では比誘電率や実効容量が相対値としてしか求められない。基準サンプルを作 成することや、さらに解析を進めることにより絶対値評価を可能にすることが期待さ れる。

b. NH3 プラズマ照射によるダメージとその回復処理の評価

リングオシレータによる Low-k 膜の比誘電率評価を、NH3 プラズマ照射によるダメ ージとその回復処理の効果を検証するために適用した例を以下に述べる。Cu1層(M1) 配線において、プラズマ照射とその回復処理のプロセスフロー、CMP 後の断面構造、 リングオシレータでの評価内容について、図2.3.1-11に示す。



図 2.3.1-11 ダメージ回復処理効果検証のためのウェーハ作成

Low-k材料としては、MSQ1と p-SiOC を用いた。Low-k にダメージを与える工程は、 M1 ドライエッチ、アッシャである。特にアッシャでは NH3 プラズマを用いており、 このとき Low-k がダメージを受ける。回復処理として種々検討してきた中で、最も効 果的であった TMS(トリメチルシラン)プラズマ処理と 222 nm の単一波長の UV(紫 外線)照射処理を適用した。また、この UV 処理は、Cu、バリアメタルの M1 CMP の 後にも追加した。

CMP 研磨量の異なるウェーハについてリングオシレータの測定を行い、実効容量を 求めた結果を MSQ1 と p-SiOC のそれぞれについてダメージ回復処理の有無の比較を 図2.3.1-12に示す。回復処理を行なうことにより、MSQ1 で約 10%、p-SiOC で約 5%の実効容量の低減が見られた。単層膜の評価では、NH3 プラズマにより MSQ1 で 20%、p-SiOC で 10%の比誘電率(k 値)の増加がある。回復処理によりそれぞれ 20%、 10%減少し、ほぼ元通りの比誘電率に戻る。実際の配線構造では、配線間容量に対して の Low-k 材料の寄与は約 1/2 であることから、上記のように実効容量で約半分の減少 率が見られたことは、Low-k 膜としてはほぼ元通りの比誘電率に戻っていることを示 している。



図 2.3.1-12 リングオシレータの測定による実効容量の抽出結果

以上、2つの例で述べてきたように、配線間容量を負荷としたリングオシレータを 用いることにより、実効容量として相対値ではあるが、材料間の差やプロセスの影響 を高感度に比較することができた。この手法により、実際の半導体集積回路に用いら れたときの種々の Low-k 膜の比誘電率の相対的な差、あるいはプロセスによる変化を 高感度に把握することが可能である。さらに、リングオシレータの発振周波数そのも のが 200 MHz 程度と高いことにより、半導体集積回路における Low-k 膜の効果を明確 に把握することができる。これにより Low-k 材料に 1 つの指針を与えることができ、 その開発に貢献することができる。

2.3.2. 寄生 MOS を用いた配線間絶縁膜の評価方法

BEOL に用いる材料評価のために、FEOL プロセスで形成されたどのような素子を利用できるかについて調査した。何種類かの配線間絶縁膜を用いて、FEOL で形成した素子上に Cu2 層配線を形成し、FEOL で形成した素子の電気特性を測定した。ゲート絶縁膜容量素子、p-n 接合素子、トランジスタ、各種の抵抗素子、リングオシレータなどには配線層間絶縁膜の直接的な影響として明確な差を示す特性は見られなかった。

そこで、BEOL での配線層間絶縁膜が2層目の配線(M2)をゲート電極とする寄生 MOS のゲート絶縁膜の一部を構成することに着目し、M2 寄生 MOS の電気特性を測定 することにより、配線層間絶縁膜の影響が見られるのではないかと考えた。しかし、 M2寄生 MOS のしきい電圧を測定すると、測定毎にしきい電圧が低下していく現象が 見られた。また、+にバイアス電圧を印加するとしきい電圧は低下するが、-にバイ アス電圧を印加するとしきい電圧は上昇することもわかった。さらに、印加電圧を+ と一で絶対値を同じにして印加時間も同じにすると、しきい電圧の変動幅が測定を繰 り返してもほぼ一定になることがわかった。このような現象は、現在用いている半導 体プロセスでは絶縁膜がアルカリ金属などの絶縁膜中で電荷を持つような元素による 汚染がほとんどないことを考慮すると、絶縁膜の分極によるものと理解できる。すな わち、寄生 MOS のバイアス印加による繰り返し測定から得られるしきい電圧の変動幅 から、そのゲート絶縁膜を構成する材料の分極特性を評価することが可能となる。分 極特性は測定方法が確立されていなかったため、今まであまり着目されてこなかった。 しかし、分極特性は材料の構造に起因すると考えられることから、このような材料評 価が材料開発の1つの指針になると考えられる。また、半導体デバイスの電気特性に 直接影響するものであるので、今後、特に高電圧が印加されるようなデバイス開発に おいては着目される物性値となる可能性がある。

以下に分極特性の評価方法と、その結果について述べる。寄生 MOS の構造を模式的 に図2.3.2-1に示す。



図 2.3.2-1 寄生 MOSの構造模式図

FEOL と BEOL を連続して試作したウェーハで形成される寄生 MOS は 3 種類ある。そ れらの寄生 MOS のゲート絶縁膜の構造としては、FGでは素子分離用の熱酸化膜のみ、 M1 では p-SiO が追加され、M2 ではさらに Low-k が追加される。また、膜厚は、それ ぞれ 250nm、500nm、800nm となる。評価したい材料は、主に Low-k であるが、その 分極特性を抽出するためには、M2 寄生 MOS だけでなく、FG、M1 寄生 MOS の特性も 測定しなければならない。測定方法を、図2.3.2-2に示す。しきい電圧測定を 行う前のバイアス電圧は、それぞれのゲート絶縁膜で 2.5 MV/cm となるように設定し た。



図 2.3.2-2 寄生 MOS のしきい電圧変動の測定方法

M2 寄生 MOS のしきい電圧測定のためのゲート電圧とドレイン電流の関係の測定例を 図2.3.2-3に示す。このようにして測定した3種類の寄生 MOS のしきい電圧の 変動の例を図2.3.2-4に示す。



図 2.3.2-3 M2寄生 MOS でのしきい電圧の測定例



図 2.3.2-4 3種類の寄生 MOS のしきい電圧の変動の例
種々のLow-k材料を配線層間絶縁膜に用いてCu/Low-k2層配線を形成した場合について、このような測定から得られる各寄生 MOS のしきい電圧変動幅を表2.3.2-1 に示す。

配線層間 絶縁膜 寄生MOS	p-SiOC	有機Low-k∕ p−SiOC	MSQ4	MSQ1
FG	4. 5	7. 1	5. 3	4. 2
M1	29. 6	32. 8	33. 6	34. 0
M2	58. 1	51.0	44. 5	44. 0

表 2.3.2-1 寄生 MOSのしきい電圧変動幅

しきい電圧変動幅;単位(V)

この段階で、寄生 MOS のゲート絶縁膜の構成が異なる M2 に着目してみる。比誘電率 が p-SiOC より低い MSQ でゲート絶縁膜の1部が構成されている場合、M2 のしきい電 圧変動幅も小さくなっていることがわかる。このことは、MSQ の分極電荷が p-SiOC のそれより少ないことを意味している。

次に、しきい電圧変動幅から、各材料の分極電荷密度を計算する。絶縁膜としては、 単純化して、熱酸化膜、p-SiO、Low-k などの層間絶縁膜の3種類とする。ここで層間 絶縁膜は、p-SiOCの場合は、M1層とビア層の2層分の p-SiOC およびその間の薄い p-SiCN 膜、p-SiOC と p-SiO の間の薄い p-SiC 膜が含まれる。有機 Low-k/p-SiOC の場 合は、M1層のみを有機 Low-k に替えたもの、MSQ の場合は M1、ビアの2層分を MSQ に替えたものである。しきい電圧の変化が+と-のバイアス電圧で可逆的に起こるこ とから、+と-のバイアス電圧で同一量の分極電荷が発生していると考えられ、その 電荷によるしきい電圧変化量は、**表2**.3.2-1に示すしきい電圧変動幅の半分に 対応する。FG M1 M2の寄生 MOS でのしきい電圧変動幅をそれぞれ Vfg、Vfm、Vsm として、熱酸化膜、p-SiO、配線間絶縁膜の電界強度 2.5 MV/cm での分極電荷密度をそ れぞれ Qs、Qp、Qk、また、絶縁膜容量をそれぞれ Cs、Cp、Ck とすると、図2.3. 2-5に示す関係が成り立つ。この関係から、熱酸化膜、p-SiO、配線間絶縁膜の比誘 電率をそれぞれ 4、4、3 とし、真空の誘電率 8.85 E-12 F/m、電気素量 1.6 E-19 クーロ ンを用いてそれぞれの分極電荷密度を求めた結果を**表2**.3.2-2に示す。 FG寄生MOSの場合 Si – 熱酸化膜界面での電荷Qsによるしきい電圧変化量Vfg/2 は、 Vfg/2 = Qs / Cs = Qs · 1/Cs

M1寄生MOSの場合 Si-熱酸化膜界面での電荷Qsおよび熱酸化膜-p-SiO界面での電荷 (Qp - Qs)によるしきい電圧変化量Vfm/2は、

 $Vfm/2 = (Qp - Qs) \cdot 1/Cp + Qs \cdot (1/Cp + 1/Cs)$ = Qp / Cp + Qs / Cs = Qp / Cp + Vfg/2

M2寄生MOSの場合 Si-熱酸化膜界面での電荷Qsおよび熱酸化膜-p-SiO界面での電荷 (Qp - Qs)、p-SiO – 配線間絶縁膜界面での 電荷(Qk - Qp)によるしきい電圧変化量Vsm/2は、 Vsm/2 = (Qk - Qp) ・ 1/Ck + (Qp - Qs) ・ (1/Ck + 1/Cp) +Qs ・ (1/Ck + 1/Cp + 1/Cs) = Qk / Ck + Qp / Cp + Qs /Cs

= Qk / Ck + Vfm/2

図 2.3.2-5 各寄生MOSのしきい電圧変動幅とゲート絶縁膜の 分極電荷密度の関係

表 2.3.2-2 寄生 MOS のゲート絶縁膜に用いられているおのおのの 絶縁膜の電界強度 2.5MV/cm での分極電荷密度

配線層間 絶縁膜 絶縁膜種	p-SiOC	有機Low-k∕ p−SiOC	MSQ4	MSQ1
熱酸化膜	1.9	3. 1	2. 4	1.9
p−SiO	11. 1	11. 4	12. 5	13. 2
配線層間 絶縁膜	7. 9	5. 0	3. 0	2. 8

分極電荷密度;単位(E11個/cm2)

分極電荷密度は、熱酸化膜で最も小さく、ついで配線間絶縁膜であり、p-SiO が最も大きな値となった。また、p-SiOC に比べ、MSQ では分極電荷密度は半分以下に小さいことがわかる。このように、材料により分極電荷密度が異なることから、材料開発における1つの物性値としての評価指標にすることが可能である。

以上述べてきたように、寄生 MOS のゲート電極に+と-のバイアス電圧を印加する ことによるしきい電圧の変動幅を測定することにより、ゲート絶縁膜になっている材 料の分極特性を評価することができた。今回はまだ、室温(23℃)でかつ 2.5 MV/cm の一定の電界での測定結果であるが、この電界強度を変えて測定すること、或いは温 度を変えて測定することにより、分極特性についてさらに詳細な評価ができると考え られる。なお、この評価にはしきい電圧変動を測定する必要があるので、BEOL で用 いる材料ではあるが、FEOL と BEOL の統合 TEG を用いる必要がある。

これまでのLSIでは、今回測定しているような高電界が寄生 MOS のゲート電極に印 加されることはなく、デバイスメーカでも今回のような測定は行われてこなかったと 思われる。ただ、パワーMOS など高電圧が印加されるデバイスでは、今回測定したよ うな高電界が印加される可能性があり、そこに用いる絶縁膜材料では分極特性が材料 選定の重要な指標なる可能性がある。したがって分極特性も材料開発の重要な指標の1 つになる可能性があり、その場合にはここで述べてきたような評価方法を用いること が新たな材料開発に貢献できると思われる。

2.3.3. ワイヤーボンド型パッケージ(QFP) での評価

FEOL/BEOL 統合 TEG をパッケージまで組立てを行い、BEOL に用いる材料の評価の ため、FEOL プロセスで形成されたどのような素子を利用できるか、どのような測定を 行えばよいかについて調査した。ここでは、パッケージとしてワイヤーボンド型の QFP での評価について述べる。

FEOL/BEOL 統合 TEG ウェーハの外観写真と 1 ショットの外観写真およびその中で のパッケージ組立てチップを図2.3.3-1に示す。QFP には、8.6×8.6 mm²のチ ップを用いた。このチップを組み立てた場合に、測定できる TEG の種類とチップ内で のその TEG の領域を図2.3.3-2に示す。2つの領域で同じ TEG が配置されてお り、同じ素子が 2 個測定できる。このような TEG が形成されたウェーハ上に CASMAT でバッファーコート膜を形成し、ボンディングパッドを開口した。その後、外注にて バックグラインド、ダイシング、ダイボンディング、ワイヤーボンディング、

レジンモールドの工程を行い、QFP を組み立てた。QFP の仕様および試料となるチッ プの仕様について図2.3.3-3に示す。チップの種類は、その厚さは410と25μ mの2種類、また Cu2層配線の層間絶縁膜としては p-SiOC と MSQ の2種類、バッフ ァーコート膜は BC1 の1種類として、全部で4種類を組み立てた。



1ショット(H/W:26.9mm/21.5mm)の外観と パッケージ(PKG)組立てチップ

図 2.3.3-1 FEOL/BEOL 統合 TEG ウェーハの外観写真と パッケージ組立てチップ

III - 2. 3 - 16



図 2.3.3-2 TEG の種類とチップ内でのその TEG の領域

パッケージ仕様: FIM社製 QFP 208pin

本体寸法:28mm口 リードピッチ:0.5mm 厚さ:1.4mm



試料の仕様

断面構造

チップ寸法 : 8.6mmロ チップ厚さ : 25、410μm 配線層間Low-k膜 : p-SiOC、MSQ1

バッファーコート膜 : BC1

図 2.3.3-3 QFPの仕様および試料となるチップの仕様

それぞれの種類のチップを組み立ててパッケージ 20 個ずつ図2.3.3-2 に示す TEG を測定したが、チップの種類による差はほとんど無かった。パッケージに組み立 てる前の AI 配線形成に続く保護膜形成後(図では AI 完と記載)に測定した TEG の特 性とパッケージ後(図では PKG 完と記載)の特性を比較した。図2.3.3-2 に示 した素子の中で、Cu 配線、p-n 接合、MOS 容量素子、NMOS トランジスタ、寄生 MOS、 アンテナ TEG においては、AI 完後と PKG 完後の素子特性に測定するとき用いる測定 パッドの違いによる差以上の変化は見られなかった。AI 完後の測定ではそれぞれの素 子の近くに測定パッドがあるが、PKG 完後の測定ではチップ中央付近の素子からチッ プ周辺の測定パッドまで AI で配線している。この配線抵抗は約 20~30 Ω 程度であり、 このことに注意して測定結果を判断することが必要である。すなわち、電流の流れる パッドでは、この抵抗と電流の積の電圧分だけ外部電圧から降下した電圧が実際の素 子に印加されることになる。このような、AI 配線の抵抗を考慮して、AI 完後と PKG 完後の素子特性に有意差が認められたのは、リングオシレータの発振周波数と poly-Si の抵抗であった。

パッケージに組立ているリングオシレータの概要を図2.3.3-4に示す。11 段 のインバータから構成されており、インバータは NMOS トランジスタと poly-Si の負荷 抵抗で構成されている。層間絶縁膜が p-SiOC と MSQ1 の TEG で Al 完後と PKG 完後 のリングオシレータの発振周波数の測定結果を図2.3.3-5に示す。いずれの層 間絶縁膜の場合も、PKG 完後に発振周波数の分布の中心値で 17 MHz 低下している。 この発振周波数の低下率は約 6%に相当する。リングオシレータの発振周波数低下の原 因として、パッケージのために引き回した Al 配線による抵抗による電源電圧低下が考 えられる。Al 配線抵抗 30Ω、電源電流 3 mA として、約 0.1 V 低下すると、これは電 源電圧 5V の 2%となり、周波数には約 1%位低下すると考えられる。今回の低下率は、 それ以上であり、さらに別の原因があると推察される。

また、poly-Siの抵抗値の測定結果を図2.3.3-6に示す。ウェーハ内での poly-Si の抵抗値の分布は 200Ω強であり、約 5%と大きい。しかし、分布の中心地で比較する と、PKG 完後に抵抗値は 180Ω上昇しており、Al 配線の抵抗分 50Ωを差し引いても 130 Ω上昇している。この抵抗の増加率は約 3%となる。このような負荷抵抗の増加により 発振周波数が低下したものと考えられる。また、このような抵抗増加の要因としては、 パッケージにおけるレジンモールドの収縮によりチップに圧縮応力がかかっているた めであると推測できる。また、その応力は、Ⅲ.2.2.2の結果から 100 MPa 前後 であろうと思われる。



RO内インバータの概要

インバータ数n: 11

NMOS Trs.寸法:0.5umX10um

負荷抵抗R: Poly-Si 1umX30um

<u>測定条件</u>

駆動電圧Vdd: 5V

<u>評価項目</u>

発振周波数;f

 $f=1/\{2n(\alpha R+\beta)\}$ α,β :定数

図 2.3.3-4 パッケージに組立ているリングオシレータの概要



図 2.3.3-5 AI 完後と PKG 完後のリングオシレータの発振周波数



図 2.3.3-6 AI 完後と PKG 完後の poly-Siの抵抗値

以上、ワイヤーボンド型として QFP の組立てまで行い、BEOL 以降の材料影響を評価する方法を調査した。今回実験した範囲では結果として、配線層間絶縁膜や、組立 てチップの厚さを変えてもほとんどの FEOL で形成された素子への影響はほとんど現れないことがわかった。唯一、リングオシレータの発振周波数の低下と poly-Si の抵抗 の増加が見られたが、数%程度と極めて小さい変化であった。また、その要因は外注で の試作におけるレジンモールドの収縮応力によると推測され、CASMAT で評価対象と している材料の範疇ではなかった。しかし今回の評価を通じて、FEOL から BEOL のウ ェーハ試作、それを外注してワイヤーボンド型パッケージの組立てを行い、ウェーハ 状態、パッケージ状態いずれの試料でも電気特性を測定できる測定環境を整えること ができた。

今回、FEOLからワイヤーボンド型パッケージの組立てまで一貫して試作し、材料影響の評価をおこなった。材料影響として、測定による大きな変化は測定できなかったが、評価のための道筋を確立することができた。今後もこの道筋にしたがって材料評価することが可能であり、新たな材料を適用した場合には、その影響が大きく出現することも期待できる。

2.3.4. フリップチップ型パッケージ (WLP) での評価

FEOL/BEOL 統合 TEG をパッケージまで組立てを行い、BEOL に用いる材料の評価のため、FEOL プロセスで形成されたどのような素子を利用できるか、どのような測定を行えばよいかについて調査した。ここでは、パッケージとしてフリップチップ型のWLPでの評価について述べる。WLPでの評価では、評価対象材料として Low-k とバッファーコート(BC)の2つが考えられるが、主には各種のBCの評価を行った。以下、まず再配線工程の評価および高温高湿放置信頼性評価について述べ、各種BCを用いたWLPでの組立て影響評価、温度サイクル信頼性評価、剥離に対するBCの影響評価を順に述べる。

a. 再配線工程の評価および高温高湿放置信頼性評価

FEOL/BEOL 統合 TEG において再配線を行い、WLP を組立てるチップ、再配線構造、 再配線やパッケージ後に測定できる素子について図2.3.4-1に示す。測定でき る素子は、p-n 接合素子、ゲート絶縁膜容量素子、NMOS トランジスタ、抵抗素子など である。



図 2.3.4-1 WLPを組立てるチップ、再配線構造、再配線や パッケージ後に測定できる素子

バッファーコートの影響評価では、特に応力に起因する影響が考えられるので、抵抗 素子と NMOS トランジスタに着目した。再配線工程とそれらの電気特性の測定を行っ たステップを図2.3.4-2に示す。バッファーコート膜厚を2層で14と8.6μm の2仕様としてチップに及ぼす応力の差をつけた。



図 2.3.4-2 再配線工程と電気特性の測定のステップ

抵抗素子については、poly-Siの抵抗を測定した。バッファーコート膜厚を2仕様で 再配線を行ったとき、再配線前後での poly-Si 抵抗の測定結果を図2.3.4-3に示 す。バッファーコート膜厚にはほとんど依存せず、60Ωの抵抗増加がみられ、これは 約1%の増加に相当する。しかしながら、再配線工程ではバッファーコート膜をキュア するため、350℃と320℃のそれぞれ1時間の熱工程が入っている。バッファーコート を用いないで、350℃と200℃で2時間の熱処理を行なったとき、熱処理前後での抵抗 測定を行った結果を図2.3.4-4に示す。350℃で約30Ωの抵抗増加がみられる。 すなわち再配線工程の熱処理だけで約0.7%の増加がある。また、Si ウェーハ上にバッ ファーコート膜を形成した時の反り測定から、バッファーコート膜から poly-Si 膜に及 ぼす応力(圧縮応力)を計算した結果を表2.3.4-1に示す。3 MPa以下であり、 Ⅲ.2.2.2の結果からは、0.1%以下の抵抗増加が予測される。以上のことから再 配線前後での抵抗増加は、バッファーコート膜の応力よりも、むしろ熱処理やパッド 表面状態の変化などが影響しているものと考えられる。



図 2.3.4-3 再配線前後での poly-Si 抵抗の測定結果



2.3.4-4 熱処理前後での poly-Si 抵抗の測定結果

义

表 2.3.4-1 バッファーコート膜による poly-Si 膜への圧縮応力

BC2層	BC材料膜厚 (2層)[um]	WLP2層配線形成 前後での反り変化量 [um]	ポリシリコン抵抗の 応力変化量	
	8.6	286	1.2~1.9MPa	
	14	402	1.7~2.7MPa	

ポリシリコンのヤング率 = 120-190GPa

次に、再配線によるトランジスタへの影響を評価した。Cu 2 層配線で3 種類の層間 絶縁膜を用いたときの再配線前後でのトランジスタのしきい電圧(Vth)とサブスレッ ショルドスイング(S値)の測定結果を図2.3.4-5に示す。再配線工程を経る ことにより、Vth、S値ともに低下し、層間絶縁膜が p-SiOC のとき変動幅が最も大き い結果になった。



図 2.3.4-5 再配線前後でのトランジスタのしきい電圧(Vth)と サブスレッショルドスイング(S値)の測定結果

III - 2. 3 - 24

しかし、この場合も再配線工程での熱処理の効果が考えられるので、MSQ1 を層間絶 縁膜としたウェーハで再配線を行なわずに熱処理だけを行い、その前後での Vth と S 値を測定した。その結果を図2.3.4-6に示す。200℃の熱処理では変化は無いが、 350℃では Vth、S 値ともに低下することがわかった。したがって、トランジスタ特性 の変化は、バッファーコート膜そのものの材料の影響というより、むしろ再配線工程 での熱処理の影響が大きいと考えられる。



図 2.3.4-6 熱処理前後での Id-Vg 特性および Vth とS 値

次に再配線後のウェーハを高温高湿放置したときのトランジスタの Vth、S 値の変化 を測定した結果を図2.3.4-7に示す。高温高湿放置によるトランジスタ特性の 変化が無いことがわかった。

またこれまでに測定したトランジスタについて、そのしきい電圧の変化をまとめて 表2.3.4-2に示す。再配線前から再配線後にしきい電圧が大きく変化している が、これは、再配線前の400℃、2分の熱処理ではトランジスタを安定化するのに不十 分であったためであり、再配線の熱工程の影響の現れたものと考えられる。その後は 高温高湿放置してもトランジスタの特性はほとんど変化しない。

$$III - 2$$
. $3 - 25$



図 2.3.4-7 再配線後のウェーハを高温高湿放置したときの トランジスタの Vth、S 値の変化

表 2.3.4-2 NMOS トランジスタのしきい電圧の変化のまとめ

	Vth [mV] 正規確率分布の50%のときの値						
		再配線前		再配線後	85°C85% 250h	135°C85% 350h	
p-SiOC	SiN完 H2アニール	152	再配線プロセス (BCキュア2回;	91	82	78	
MSQ4	400℃2分	86	320~350°C、 2時間)	81	74	72	
MSQ1		109	ר ער <u>ה</u> ינום)/	91	80	92	

以上、再配線工程によるバッファーコートの影響を調査した結果、再配線工程に投入する前に 400℃2 分の H2 アニールでは熱処理が不足しており、さらに熱処理を追加 しておくことにより poly-Si 抵抗素子や NMOS トランジスタの電気特性が変化しなか ったと推測できる。また、再配線後のウェーハを高温高湿放置しても変化しないこと がわかった。

b. 各種 BC を用いた WLP の組立て影響評価

WLP 組立て評価をするために、BC の種類をこれまで用いてきた BC2 の他に新規の BC として BC3 から 6 まで 4 種類加えた。新規 BC の物性値について図2.3.4-8 に示す。新規材料の特長はキュア温度が 200℃と低温であること、弾性率や応力の小さ い材料が含まれていることである。

	材料	キュア	弾性率	CTE	応力
		Ů	GPa	ppm/K	MPa
従来	BC2	320	3.6	36	37
	BC3	200	3.5	45	32
 ★C_111 ++ ¥3	BC4	200	2.7	48	23
新尻付科	BC5	200	2.0	50	13
	BC6	200	2.0	50	13



次に WLP 構造について図2.3.4-9に示す。1 層あたりの膜厚 7 μm の BC を用い て再配線を形成した後、以降は外注にてパッケージまで試作した。WLP の組立工程を 図2.3.4-10に示す。なお、ここではウェーハおよびチップでの反り測定につ いても示している。まず UBM として 3μm の Ni、次いで 50nm の Au を形成した後、85 μm の鉛フリーハンダボールを搭載した。このウェーハをバックグラインドにより 150 μm まで薄膜化し、ダイシングによりチップに分割した。フリップチップボンダーで、 このチップを基板として用いた 0.5mm 厚さのインターポーザにハンダ接続して WLP が仕上がる。さらに、基板とチップの間にアンダーフィル材を注入するが、この注入 をする試料としない試料を作成した。

III - 2. 3 - 2 7



【チップ膜厚】 150 μm

図 2.3.4-9 WLP構造



図 2.3.4-10 WLPの組立工程と反り測定方法

III - 2. 3 - 28

WLP 組立ての影響を評価するため、まず BC2 の場合について poly-Si 抵抗の測定を 行った。結果を図2.3.4-11に示す。左のグラフは、再配線前の抵抗値に対し てWLP でのアンダーフィルの有無についての抵抗値を示している。ほとんど変化が無 いことがわかる。また右のグラフは、さらに予備検討として、アンダーフィル有りの ものを 200 回まで温度サイクル試験をした後の抵抗値を示している。この場合にも抵 抗値で明確な変化は見られなかった。新規の BC についても右のグラフと同様に再配線 前の抵抗値に対してアンダーフィルのある WLP 組立て後および温度サイクルの予備 検討後の poly-Si の抵抗値を図2.3.4-12に示す。ここでもどの BC についても 明確な変化は見られなかった。



図 2.3.4-11 再配線前と WLP 組立て後および温度サイクル後の poly-Si抵抗の測定結果



poly-Siの抵抗値変化は、チップの反りにより poly-Si に応力が印加されることにより 起こる。種々の BC を用いたときのチップの反りをレーザー顕微鏡により焦点位置を測 定することにより算出した。結果を図2.3.4-13に示す。



III - 2.3 - 30

ダイシング後には、BC 膜の応力を反映して、そり量は 9 µm から 20 µm のチップがあ る。しかし、WLP 後には、BC 膜の応力にはほとんど依存せず、そり量は、アンダー フィル無で約 30 µm、アンダーフィル有で約 40 µm となり、基板の反りによって決定 されてしまう。また、このとき poly-Si に印加される圧縮応力は、最大でも 37 MPa で あり、この応力での poly-Si の抵抗値変化は、**Ⅲ**. **2**. **2**. **2** での結果から 1%以下の 増加しかない。

以上のように WLP のパッケージ前後での FEOL 素子の変化を評価したが、明確な変化は起こらないことがわかった。

c. 各種 BC を用いた WLP での温度サイクル信頼性評価

义

ウェーハ状態で 200 回までの温度サイクルで poly-Si の抵抗値変化は起こらないこと は、すでに評価した。次に、WLP に組み立ててさらに温度サイクルの回数を 500 回ま で増やして poly-Si 抵抗、NMOS トランジスタのしきい電圧についての信頼度を調査し た。種々の BC で再配線したチップを組立て、アンダーフィル有の WLP をそれぞれ 4 個について、温度サイクル前、温度サイクル 100 回後、500 回後の poly-Si 抵抗と NMOS トランジスタのしきい電圧を測定した。結果を図2.3.4-14、図2.3.4-15にそれぞれ示す。温度サイクルを増やしても、顕著な変化は発生しなかった。ま た、BC の種類の違いも見られなかった。



 3.4-14 温度サイクル前、温度サイクル 100 回後、500 回後の poly-Si 抵抗測定結果



図 2.3.4-15 温度サイクル前、温度サイクル 100 回後、500 回後の NMOS トランジスタのしきい電圧

以上、これまでバッファーコート材料の評価を行うため、再配線工程、WLP 組立工 程まで行い、さらには高温高湿放置、温度サイクルなどの信頼度試験まで行なって、 FEOL 素子への影響評価を実施した。しかし、いずれの工程や信頼度試験ででもバッフ ァーコート材料の種類に依存したような、FEOL 素子の顕著な変化は見られなかった。 一方、再配線とインターポーザの配線をハンダバンプで接続したデージーチェーン の導通試験を行なうと、アンダーフィルが有る場合にはいずれのバッファーコート材 料であっても温度サイクル 200 回まではデージーチェーンの断線が見られなかったが、 アンダーフィルがない場合には、デージーチェーンの断線が発生する温度サイクル数 にバッファーコート材料への依存性が見られた。この結果を各バッファーコート材料 の物性とともに、図2.3.4-16に示す。また、断線したチップの赤外(IR)顕微鏡 による観察例も同時に示した。これらの結果から、再配線パッドの剥離と断線が起こ っていることがわかる。また、断線は、バッファーコート材料の弾性率が大きいほど 起こりやすいのではないかと推測できる。

以上のことから、WLP を用いたバッファーコート材料の評価においては、FEOL 素 子を搭載したチップで評価するよりも、もっと簡単な構造のチップで再配線を行なっ て、再配線における剥離の観察やデージーチェーンの導通試験を行なうことが有効で あると考えられる。以下、このようにして各種バッファーコート材料を用いた WLP で の評価結果について述べる。

IR顕微鏡写真観察例

UF有	0 cycle	100 cycles	200 cycles
BC2	0/4	0/4	0/4
BC3	0/4	0/4	0/4
BC4	0/4	0/4	0/4
BC5	0/4	0/4	0/4
BC6	0/4	0/4	0/4



UF無	弾性率/GPa	CTE/ppm	0 cycle	50 cycles	100 cycles	150 cycles
BC2	3.6	36	0/4	3/4	4/4	—
BC3	3.5	45	0/4	2/4	4/4	—
BC4	2.7	48	0/4	0/4	1/4	3/4
BC5	2.0	50	0/4	0/4	0/4	2/4
BC6	2.0	50	0/4	0/4	(1/4)	2/4

【TC条件】55℃15min⇔125℃15min (断線チップ数)/(試験チップ数)

図 2.3.4-16 各種 BC を用いた WLP の温度サイクル試験結果と デージーチェーン断線チップの IR 顕微鏡観察例

d. 各種 BC を用いた WLP での剥離に対する BC の影響評価

フリップチップ型のパッケージである WLP 組立てまで行い、バッファーコート(BC) 膜の評価を行うため、4 種類の BC を用いた。バッファーコートの物性を表2.3.4 **-3**に示す。

				-
BC材料	BC2	BC7	BC3	BC5
キュア温度(C)	320	250	200	200
CTE (ppm/K)	36	45-55	45	50
弾性率 (GPa)	3.6	2.2	3.5	2.0
応力(MPa)	37	25	32	13

表 2.3.4-3 バッファーコートの物性

新たに BC7 を評価材料の中に取り入れた。特徴は弾性率が低いことである。評価に用いた WLP の構造について図2.3.4-17に示す。



図 2.3.4-17 評価に用いた WLPの構造

今回の評価では、剥離を容易に観察できるように、バックグラインドを行わずに 775μm と厚いチップを用いた。また、再配線は、Si 基板に形成した 500nm の SiN 上に 7μm の バッファーコート膜 2 層を用いて形成した。再配線パターンは、チップ全面でデージ ーチェーンを測定するため、後で示すアレイ状のパターンを全面に敷き詰めたもので ある。

WLP 組立て後に、初期評価として Si を透過して観察できる赤外(IR) 顕微鏡で再配線のアレイパターンを観察した。観察結果を図2.3.4-18に示す。比較のため、 150µm と薄いチップで組み立てたものも観察した。150µm の場合チップ全面でバック グラインドでの研磨でのムラが観察されるが、再配線のアレイパターンで特に異常は 観察されなかった。一方 775µm のチップでは、特にチップ周辺部で再配線の変形と推 察される異常が観察された。チップ中心部ではそのような異常は観察されなかった。



図 2.3.4-18 赤外(IR)顕微鏡で再配線のアレイパターン観察結果

それぞれのバッファーコートで再配線を形成し、WLP 組立て後 IR 顕微鏡観察した結果をまとめて図2.3.4-19に示す。



図 2.3.4-19 WLP 組立て後 IR 顕微鏡観察した結果

III - 2. 3 - 3 5

再配線のアレイパターンでの異常の数がバッファーコート膜に依存する結果が得られた。また、アンダーフィルの有無にほとんどよらないことから、このような異常は、 フリップチップボンディングの段階で既に発生していると考えられる。すなわち、こ のボンディングにおいてハンダの冷却過程でパッドに引っ張りの力がかかり、剥離が 発生したものと推測できる。

次に、アンダーフィル有の試料で温度サイクル 500 回まで試験した結果を図2.3. 4-20に示す。どのバッファーコート膜であっても WLP 組立て後の初期に観察され た再配線の異常個所の増減は全く無く、また、デージーチェーンの断線も観察されな かった。アンダーフィルを注入すれば、剥離は増大しないことを示している。



図 2.3.4-20 アンダーフィル有の試料で温度サイクル 500 回まで 試験した結果

次にアンダーフィルがない場合の温度サイクル試験の結果を図2.3.4-21に 示す。3回の温度サイクルででも再配線パターンに異常個所の観察されたバッファー コート膜ではチップ周辺から異常個所が増加した。また、デージーチェーンでも周辺 部分から断線が発生した。異常個所の数やデージーチェーンの断線数には明らかにバ ッファーコート材料の影響が見られた。温度サイクル後の試料で、再配線部分の断面 観察の結果を図2.3.4-22に示す。パッド部分に剥離、配線部分での断線が観 察された。この結果から、パッド部分で再配線のCuと第1層目のBCの界面で剥離が 起こり、さらに配線部分のCuが断線に至ったと考えられる。すなわちCu/TiとBCの 密着性が剥離を支配しているように思える。

III - 2.3 - 36





図 2.3.4-22 温度サイクル後の再配線部分の断面観察結果

それぞれの BC でハンダバンプ形成後の試料でバンプシェア試験をした結果を図2. 3.4-23に示す。WLP での再配線異常個所の数とパッド剥離の発生率とは良い相 関が取れ、また、シェア強度も剥離数が多いほど小さくなる傾向が見られる。したが って、Cu/Ti と BC の密着性によって剥離が説明できると考えられる。



図 2.3.4-23 ハンダバンプ形成後の試料でのバンプシェア試験結果

従来は比較的小面積パターンで瞬間的にはがれるシェア強度から密着力を算出して いた。今回新たにパッド面積に相当する大面積での測定を試みた。シェア試験に用い た試料構造と、従来と今回の違いの比較を図2.3.4-24に示す。また、従来と 今回のシェア試験での時間とシェア強度曲線の違いを図2.3.4-25に示す。こ のような測定を行って得られる、パターン面積とシェア強度の関係を求めた結果を図 2.3.4-26に示す。このような図から、従来は比較的小面積で、パターン面積 とシェア強度が比例する領域で単位面積あたりのシェア強度を密着力と定義して用い ていた。しかし、この結果では、最も剥離を起こしにくかった BC5の密着力が剥離を 起こした BC2や BC3 より小さいという矛盾がある。ところが、ほぼパッド面積に近い ような大面積では、BC5 のシェア強度が最大になり、剥離しにくい結果と矛盾しなく なる。すなわち弾性率の低い BC5 では大面積になると BC が変形して応力を緩和する というモデルで説明できると考えられる。

II - 2.3 - 38



図 2.3.4-24 試料構造と、シェア試験の従来と今回の違いの比較



図 2.3.4-25 従来と今回の測定の違い

III - 2.3 - 39



図 2.3.4-26 パターン面積とシェア強度の関係

これまでのシェア試験の結果を各バッファーコート膜の物性とともにまとめて表2. 3.4-4に示す。ここで、実際のパッドのように大きな面積で起こる剥離のし難さ を表す尺度として、剥離耐性係数を定義する。バッファーコート膜の変形により応力 が緩和されるというモデルを変形のしやすさとして弾性率の逆数に比例する考え、剥 離耐性係数は、小面積での密着力と弾性率の逆数の積を1000倍したものとする。この 数値は、パッドサイズのパターンのシェア強度との相関がよくとれて、実際のWLPで の剥離の起こしやすさとも良い相関が取れることがわかる。 表 2.3.4-4 各 BC についてのシェア試験の結果

BC材料	BC7	BC2	BC3	BC5	
キュア温度(C)	250	320	200	200	
弾性率 (GPa)	2.2	3.6	3.5	2.0	
小面積パターン測定による CuTi/BC密着力(MPa)	45(0.53)	85(1)	88(1.04)	68(0.8)	
CuTi/BC WLPのパッドサイズ でのシェア強度(mN)	約100(0.4)	約250(1)	約250(1)	約350(1.4)	
バンプシェアによるパッドの 剥離強度(mN)中心値	416(0.83)	503(1)	517(1.03)	パッド剥離 発生せず	
<mark>CuTi/BC密着力(MPa)</mark> 弾性率 (GPa)	20(0.83)	24(1)	25(1.04)	34(1.42)	
		()内は、	3C2の値を1とし	た時の相対値	
剥離耐性係数 ← BC膜変形による応力の緩和効果 ∝ 弾性率の逆数					

再配線では、2層のバッファーコート膜を用いるが、通常は同一の材料が用いられ、 これまでの評価でも同一材料としてきた。しかし、今回評価材料ではキュア温度が同 ーのものがあることから、1層目と2層目で異なる材料を用いたとき、どちらの材料が WLPの温度サイクルでの剥離を支配しているか調査できる。BC3とBC5を用いて、再 配線を形成し、WLP組立て後、温度サイクル試験を行なった結果を図2.3.4-2 7に示す。ここでは、剥離によりデージーチェーンの断線を起こしたチップ数をカウ ントした。BC3、BC5の剥離耐性係数はそれぞれ25、34である。この結果から、剥離 の起こりやすさは、1層目のバッファーコート材料に支配されていることがわかる。す なわち1層目に、剥離耐性係数の大きい材料を用いることにより、剥離が起こりにく くなり、剥離耐性係数の小さな材料を用いると剥離が起こりやすい。



図 2.3.4-27 BC3とBC5を用いて、再配線を形成し、WLP 組立て後、温度 サイクル試験を行なった結果

以上、フリップチップ型の WLP を用いて、特にバッファーコート膜の材料評価を検 討してきた。WLP では、どのようなバッファーコート膜を用いても FEOL 素子に印加 される応力は、比較的小さく、かつバッファーコート膜よりもむしろインターポーザ によって決定される。そのため、FEOL 素子にはバッファーコート膜の応力の影響はほ とんど現れなかった。

一方で、バッファーコート膜の影響はむしろ WLP での再配線の剥離に顕著に見られ ることがわかった。ここでは、これまで小面積で測定してきた密着力だけでは剥離に 対するバッファーコート膜の影響を説明することができず、密着力と弾性率の逆数の 積として新たに導入した剥離耐性係数が実際の WLP での剥離の起こしやすさと良い 相関が取れることがわかった。この剥離耐性係数が今後材料開発の重要な指針の1つ になることが期待できる。

2.4. 材料評価基準書の例

材料評価基準書の分野としては、Low-k 材料、CMP 関連材料、バッファーコート膜、 パッケージー貫評価、プロセスフロー、マスク説明書、電気測定方法の7分野として まとめた。それぞれの分野の評価基準書の一覧を次に示し、その中のからいくつかの 評価基準書の例を以下に示す。なお、評価基準書一覧の中の台帳番号に黄色の表示の あるものが、例として示した評価基準書である。

評価基準書一覧

分野	評価レヘル	大分類	中分類	小分類	整理番号
				<u>Low-k薄膜の比誘電率評価</u>	31001
		単層膜評価	雷车的测宁	<u>Low-k薄膜のリーク電流評価</u>	31002
			电风时测定	XRRによる薄膜の膜厚高精度評価	31003
	1			<u>有機Low-k単膜のダイレクトCMP耐性評価</u>	31004
		積層膜評価	宓善性誣価	<u>Low-k材料の密着性評価</u>	31005
		環境試験	山山江叶画	<u>吸湿条件下でのLow-k材料の密着性評価</u>	31006
		単層膜評価	ダメージ評価	<u>Low-k TEOS Cap膜デポにおけるダメージ評価</u>	31007
			電気的測定	<u>ブランケット膜におけるプロセスダメージ評価</u>	31101
			雷急的/光觉的测定	<u>ブランケット膜におけるプラズマダメージ回復性評価(1)</u>	31102
	2	複数工程評価	电风动力于动利定	<u>ブランケット膜におけるプラズマダメージ回復性評価(2)</u>	31103
			電気的/化学的測定	<u>ブランケット膜における有機Low-kプラズマダメージ回復評価</u>	31104
U			トレンチ形状評価	<u>有機Low-kプラズマダメージ回復処理条件の適合性評価</u>	31105
				<u> 配線TEGIこおけるDirect CMP後の容量評価(RCプロット)</u>	31201
				<u> 配線TEGIこおけるDirect CMP後の容量評価(容量差分)</u>	31202
	2	当民司约司法	雷车的测宁	<u>配線TEGIにおける高精度容量評価</u>	31203
	3	半眉記稼計画	电风时测定	<u>配線TEGにおける有機Low-k材料比較評価</u>	31204
				<u> 配線TEGにおける有機Low-k材のダイレクトCMP耐性評価</u>	31205
				<u>配線TEGにおけるプラズマダメージ回復性評価</u>	31206
	4	多層配線評価	電気的測定	配線TEGにおけるDirect CMP後の容量評価(リングオシレータ)	31301
	5	信頼性評価	電気的測定	<u>多層配線TEGにおける信頼性評価(SM)</u>	31401
				配線TEGIにおける有機Low-k材料Cu拡散耐性評価	31402
				有機無機ハイブリット配線TEGにおける信頼性評価(SM)	31403
			外観評価	<u>単膜の研磨面SEM観察とサンプル作製法</u>	32001
		光屏味到在	ダメージ/欠陥評価	バリアメタルCMP工程におけるスクラッチ発生挙動の解析	32002
		申 傮脵詽恤	欠陥評価	<u>SR-7300による高信頼性欠陥評価方法</u>	32003
			ダメージ評価	<u>MSQ系Low-k膜のDirectCMPにおけるSlurryがトジ評価</u>	32004
		単一工程評価	CMPパッド評価	CMPパッド磨耗速度評価	32005
				Reflexion用ドレッサー揺動条件確立	32006
	1			<u>F☆REX300用ドレッサー揺動条件確立</u>	32007
			OMD u°	<u>パッド溝構造の研磨特性への影響評価</u>	32008
			CMPハット 評価	<u>CMPパッドの摩擦・潤滑状態解析方法</u>	32009
		光屏味到在	欠陥評価	CMP後洗浄剤評価における欠陥評価レベル向上方法	32010
		早	ダメージ評価	<u>CMP後洗浄剤のporous low-kに与えるダメージ評価</u>	32011
			友吃款店	<u>二段洗浄における欠陥挙動評価方法</u>	32012
			久阳部11回	<u>強制汚染・洗浄による欠陥評価方法</u>	32013
0				SR7300を用いた画像処理欠陥光学像による欠陥評価	32201
2			ダメージ/欠陥評価	<u>SR7300を用いたCu研磨後の欠陥評価</u>	32202
				バリア研磨後のCu表面スクラッチ数と表面硬度評価	32203
				<u>バリアCMP後のウェーハ全面スクラッチ</u> 評価方法	32204
			서 58 글고/프	<u>酸化膜CMP用段差解消性評価TEG作製検討</u>	32205
			ダト11兄 吉干 11回	<u>Dektakの高精度平坦性評価方法</u>	32206
		半屏系统标准		<u>M1配線平坦性のM2配線ショート不良への影響評価</u>	32207
	3	平宿昭稼許1 Ш	ダメージ評価	MSQ系Low-k膜のDirectCMPにおける絶縁破壊耐圧評価	32208
			ダメージ回復評価	MSQ系Low-k膜のDirectCMPにおける絶縁破壊耐圧の回復性評価	32209
			銅配線腐食評価	<u>濃淡電池TEGを用いた銅配線の腐食評価</u>	32210
			外観評価	単層配線の研磨面SEM観察法とサンプル作製法	32211
				p-SiOを用いたCMP-4プロセスへの単層レジスト適用評価	32212
			レジスト評価	p-SiOCを用いたCMP-4プロセスへの単層レジスト適用評価	32213
				<u>p-SiO/p-SiOCを用いたCMP-4プロセスへの単層レジスト適用評価</u>	32214
	5	信頼性評価	ダメージ評価	MSQ系Low-k膜のDirectCMPにおける信頼性評価(TDDB)	32401

	1	畄咁誣価	熱物性	薄膜の熱応力特性	33101
			電気物性	<u> 吸湿前後のI-V特性(Hgプローブ)</u>	33102
			宓姜性誣価	<u>樹脂の異なるBC材を用いたCuTi BC密着性評価</u>	33201
	2	積層膜評価	山山江叶画	<u>非感光性BC膜でのBC/SiN密着性評価</u>	33202
			成膜評価	<u>BC膜上へのSiN成膜評価</u>	33203
				<u>バッファーコート(BC)表面処理によるCuTiBC密着性評価</u>	33301
				<u>加温条件でのCuTiBC密着性評価</u>	33302
				CuTiBC密着性評価 表面へのO2アッシング圧力条件検討	33303
				BC材料へのO2アッシング処理による表面形状評価	33304
۲			密着性評価	BGテープ/BC粘着力評価 O2アッシング圧力条件検討	33305
9	0	プロセス		<u>D11011再配線プロセスBC開口部加工形状評価</u>	33306
	3	影響評価			33307
					33308
					33309
			電気物性	再配線狭間隔櫛パターンによるBC材料のIV耐圧評価	33310
				<u>BC再配線プロセス再現性評価</u>	33311
			汚染評価	再配線工程におけるBC上の金属汚染評価	33312
		信頼性評価	電界加速試験	BC/p-SiNイオンマイグレーション評価	33501
	5			BC2層イオンマイグレーション評価	33502
				非感光性BC膜でのイオンマイグレーション評価	33503
			フラックス洗浄耐性	<u>大型FC-BGA(C4)のBC不良評価</u>	35411
			UBMめっき評価	<u>大型FC-BGA(C4)ウェーハの不良評</u> 価	35412
	4	プロセス		WLPチップのバンププル試験による 再配線部の破壊箇所評価	35413
	4	耐性評価	ボール搭載性評価	<u> 大型FC-BGA(C4)チップのバンプシェア試験強度評価</u>	35414
				<u>大型FC-BGA(C4)ウェーハの不良評</u> 価	35415
			Cuポスト	大型FC-BGA(Cuポストバンプ)チップのバンプシェア試験強度評価	35416
5			WLP	BCによる実装性評価(SAT、IR顕微鏡)	35511
				<u>実装、信頼性評価 大型FC-BGA(C4) 不良解析(イオンミリング法)</u>	35512
			大型FC-BGA(C4)	BCによる実装性評価(SAT)	35513
	5	パッケージ評価		<u>不良解析(IR顕微鏡)</u>	35514
			1. 7.1	実装、信頼性評価 大型FC-BGA(Cuポストバンプ) 不良解析(イオンミリング法)	35515
			大型FC-BGA (Cuポストバンプ)	<u>不良解析(IR顕微鏡)</u>	35516
				<u>不良解析(デイジーチェーン)</u>	35517

	-				1
	3		メタル1層配線	<u>SiO/単層レジスト</u>	36101
		CMP用PF		<u>SiOC/単層レジスト</u>	36102
				<u>SiOC+SiO/単層レジスト</u>	36103
				<u>p-SiOC</u>	36201
				<u>E11066HB</u>	36202
		4R用PF	メタル2層配線	<u>E11097</u>	36203
				<u>E11105</u>	36204
				<u>E11120</u>	36205
			T2 FEOL	<u> T2 FEOL プロセスフロー</u>	36300
				<u>p-SiOC</u>	36301
		T2田EEOI 仕キDE		<u>E11066HB</u>	36302
		12mreoch err	FEOL+メタル2層配線	<u>E11097</u>	36303
				<u>E11105</u>	36304
				<u>E11120</u>	36305
		T3用FEOL付きPF	T3 FEOL	<u>T3 FEOL プロセスフロー</u>	36400
			FEOL+メタル2層配線	<u>p-SiOC</u>	36401
	4			<u>E11066HB</u>	36402
				<u>E11097</u>	36403
6				<u>E11105</u>	36404
				<u>E11120</u>	36405
			vb=1 両両線	<u>D11011</u>	36501
				<u>D11015</u>	36502
				<u>D11028</u>	36503
				<u>D11052</u>	36504
		BCEEPE		D11011/p-SiN	36551
				<u>D11015/p-SiN</u>	36552
			BC イオンマイグレーション用	D11028/p-SiN	36553
			メタル1層配線	<u>D11011/2層</u>	36571
				<u>D11015/2層</u>	36572
				<u>D11028/2層</u>	36573
				<u>再配線狭間隔櫛パターンによるIV耐圧評価プロセスフロー</u>	36701
				<u>再配線プロセス D11052</u>	36702
				<u>大型FC-BGA(C4)組立プロセス</u>	36703
	5	組立プロセス	組立プロセス	<u>大型FC-BGA(Cuポストバンプ)組立プロセス</u>	36704
				WLP組立てプロセス	36705
				<u>CAST-T2薄化チップ組立プロセス</u>	36706
				<u>ハーフカットウェーハプロセ</u> ス	36707

	3	CMP	CMP-C2	<u>CMP-C2マスク説明書</u>	37101
	4	4R	多層配線	<u>4R 概要</u>	37201
				<u>4R 櫛パターン</u>	37202
				<u>4R つづらパターン</u>	37203
				<u>4Rビアチェーン</u>	37204
				4R TDDB	37205
				<u>4R EM</u>	37206
				4R SM	37207
				4R Open check	37208
				4R Short check	37209
		Т2	FEOL付多層配線	<u>T2 マスク説明書</u>	37301
				<u>T2 TEG概要</u>	37302
Ī				<u>T2 PAD配置図</u>	37303
				<u>T2 PN接合</u>	37304
				<u>T2 ゲート容量</u>	37305
				<u>T2 抵抗</u>	37306
				T2 SEM	37307
				T2 NMOS	37308
				<u>T2 寄生MOS</u>	37309
				<u>T2 リングオシレータ</u>	37310
				<u>T2 アンテナ</u>	37311
				<u>T2 腐食</u>	37312
		Т3	FEOL付多層配線	<u>T3 マスク説明書</u>	37401
	5	CAST-PKG1	大型FC-BGA	<u> 大型FC-BGA 鉛フリー マスク説明書</u>	37501
				<u>大型FC-BGA Cuポストバンプ マスク説明書</u>	37502
				<u>大型FC-BGA インターポーザーマスク説明書</u>	37503
		WLP	BC評価用	<u>WLPインターポーザー マスク説明書</u>	37551
		IM-01	BC評価用	イオンマイグレーション評価TEG マスク説明書	37601

	4	4R	メタル2層配線	<u>4R 抵抗</u>	39101
				<u>4R 容量</u>	39102
				<u>4R 耐圧</u>	39103
				<u>4R VC抵抗</u>	39104
		T2接合素子	受動素子	<u>T2 配線抵抗の評価</u>	39201
				<u>T2 poly-Si/拡散抵抗の評価</u>	39202
			能動素子	<u>T2 PN接合の評価</u>	39221
				<u>T2 MOSトランジスタの評価</u>	39222
				<u>T2 MOS容量の評価</u>	39223
			特殊素子	<u>T2 寄生MOSトランジスタの評価</u>	39241
				<u>T2 アンテナTEGの評価</u>	39242
			回路	<u>T2 リングオシレータの評価</u>	39261
			パッケージ	T <u>2 QFP組立評価</u>	39281
		T3接合素子	基本素子	<u>T3 PN接合の評価</u>	39301
				<u>T3 MOS容量の評価</u>	39302
9				<u>T3 配線抵抗の評価</u>	39303
				<u>T3 poly-Si/拡散抵抗の評価</u>	39304
				<u>T3 MOSトランジスタの評価</u>	39305
			特殊素子	<u>T3 ゲート付PN接合の評価</u>	39321
				<u>T3 寄生MOSトランジスタの評価</u>	39322
				<u>T3 アンテナTEGの評価</u>	39323
				<u>T3 ストレスTEGの評価</u>	39324
			プログラム	<u>T3 ゲート付PN接合測定プログラム</u>	39326
			回路	<u>T3 リングオシレータの評価</u>	39361
			パッケージ	<u>T3 QFP組立評価</u>	39381
	5	後工程評価	BC評価用	<u>インターポーザデイジーチェーン抵抗評価</u>	39501
				<u>インターポーザ PN接合 ポリSi抵抗評価</u>	39502
				WLP再配線での接合素子評価	39503
				BCキュアプロセスよる接合素子影響評価	39504
				<u>再配線付きWLP PKGでのNMOS Tr測定法</u>	39505
				<u>WLP PKGでのCu強制汚染評価法</u>	39506
				<u>ハーフカットウェーハでのCu強制汚染評価</u> 法	39507

______ 分野; ①Low−k、②CMP、③BC、④BG, DC、⑤一貫評価、⑥プロセスフロー、⑦マスク説明書、⑧その他評価対象材料、⑨電気測定法

評価レヘル; 1:単層膜、単一工程評価、2:複数工程評価、3:単層配線評価、4:多層配線評価、5:信頼性評価、環境試験、パッケージ評価、一貫評価
整理番号 31001

材料評価基準

- 1. 評価対象材料名: Low-k 材料
- 2. 評価の目的 : Low-k(薄膜)比誘電率の評価

Low-k 材料の誘電率評価において、特に 100nm を切るような薄い膜厚の Low-k 材料は、測定系に存在する寄生容量の影響を受け、本来の誘電率よりも低い誘電率が測定されることがある。そのため、寄生容量の影響を取り除く為に、複数の膜厚で測定したデータを用い、そこから膜本来の誘電率を評価する。

- 3. 評価項目 : Low-k 材料(薄膜)の比誘電率
- 4. 試料作製の手順
 - 4-1. 評価試料作製における使用装置
 SOD コーター : ACT-12SOD (東京エレクトロン)
 SOD 焼成炉 : ALPHA-303C (東京エレクトロン)
 UVアニール装置: Rapidcure 320FC(Axcelis)
 - 4-2. 使用 Low-k 材料
 - 以下の3種類のLow-k材料(膜厚100nm)
 E11066(有機、k=2.7) 熱キュアプロセス
 E11097(ポーラスMSQ、k=2.3) UVキュアプロセス
 E11105(ポーラスMSQ、k=2.4) UVキュアプロセス
 および、上記3種の材料の、膜厚調整したもの(膜厚20~70nm)を用いた。
 - 4-3. 評価試料作製手順
 - φ300mm 低抵抗 Bare Si ウェーハを、無機洗浄装置、レシピ 400 (表面酸化物 除去、DHF40 秒処理) にて洗浄し、自然酸化膜を除去する。
 - ② SOD コーターを用いて、ウェーハ上に Low-k 材料を、各材料の基準仕様に準 じて塗布及びプリベークする。なお、Edge Bead Removal(EBR)幅は 3mm を基 準とする。
 - ③ SOD コーターに搭載されているホットプレートや、UV アニール装置、SOD 焼 成炉などのアニール装置を用い、各材料の標準仕様を基に、硬化シュリンク率 が同一になるようにプロセス時間を調整し、誘電率測定サンプルを作製する。

それぞれの Low-k 膜種につき、膜厚変更用の3グレードを準備し、さらに コーター回転数で膜厚を調整して、5種類の膜厚のサンプルを作製した。

Low-k種類 (主組成)	Low-k品番 (膜厚変更用	コータ回転数	UVキュア時間	キュア後膜厚 (XRR)	シュリンク率
	グレード品番)			[nm]	[%]
	E11066	STD	-	100.14	5
	E11177	STD	-	69.40	6
E11066	L	STD × 200%	-	50.46	4
	E11106	STD	-	34.70	6
	LIIISO	STD × 220%	-	24.21	6
	E11097	STD	STD	99.59	4
	E11175	STD	STD	71.53	5
E11097	EIII75	STD × 190%	STD	50.02	4
	E1110/	STD	STD × 50%	35.41	4
	L11134	STD × 210%	STD × 50%	23.12	6
	E11105	STD	STD	102.55	10
	E11176	STD	STD	73.65	7
E11105	E11105 E11105	STD × 160%	STD	56.98	8
		STD	STD	30.95	10
	E11195		STD	20.92	10

表1. 作製した Low-k 膜サンプル一覧

- 5. 測定方法
 - 5-1. 測定装置

膜厚計 : XRR 装置

容量測定:水銀プローブ CV/IV 測定装置

5-2. 測定および解析条件

① 膜厚測定

XRR 装置により下記条件で、膜中心近傍を測定し、測定結果は基板 (Si) と Low-k 膜の二層からなる単純モデルで解析し、Low-k 膜厚を求めた。求めた Low-k 膜厚 を、容量測定時の酸化膜厚 (Tox) として用いた。

測定機設定 : スリット 0.1mm (incident/detector)

$$III - 2.4 - 8$$

測定スクリプト: XRR only Chi correction.bcl
測定モード : 2nd CCC
測定範囲条件 : 室温(25degC)
測定範囲条件 : start=0、 end=3000、 Step=10、 count=2
解析条件 : Low-k 膜単層 + Si 基板 の二層構造
MATERIAL は品種により変更(MSQ=Low-k1.1/有機=C5H3)
解析範囲 : 500~2000 sec

🚲 Bede REFS - E	11194																_ 8 ×
File Edit View	File Edit View Go Tools Actions Help																
🗋 🚵 🔒																	
Shortcuts	Model																
		THICKNESS (Å)	fix	low	high	MATERIAL		DENSITY (%)	fix	low	high	ROUGHNESS (Å)	fix	low	high		LAMELLAE
•	1	354.07		50	500	Low-k1.1	¥	96.50		90	150	9.19		0.001	50	1	
Model	SUB.	00		00	00	Si 1	Ŧ	100.00	☑	100	100	3.76		0.001	10	1	
2D Graph																	
20 Graph																	

図1. 代表的な解析例 (E11097 膜厚 35.41nm)

膜厚解析においては、密度(DENSITY)の上限/下限値として、90%-150%を用いた。この範囲を超える場合、膜質データ(MATERIAL)または測定精度に問題があると考えられる。

波形と計算値との GOF が 0.1 未満となるようであれば、測定の精度は十分であ り、0.03 未満であれば、非常に良い精度であると言える。

② CV 測定

水銀プローブ CV/IV 測定装置を用いて、Low-k 膜の容量を測定した。測定点は 中心から 10%刻みで、半径上 90%までの 9 点を測定し、中央付近の 2 点 (10%,20%) をデータとして採用した。以下の図 2 には各膜厚の半径上 90%ま での 9 点測定データを示す。

測定モード : parallel

- 高周波条件 : 100kHz ±15mV
- 測定電圧範囲: 電界強度換算で -2MV/cm ~ +2MV/cm (膜厚により電圧 は変動)
- 測定点数 : 標準 40 点 電圧範囲により若干の調整を行った



図2. 代表的な CV 測定例 (E11066 左図: 膜厚 100.14nm 右図: 膜厚 24.21nm) 膜厚の厚いもの(図2. 左図)ほど、電圧による容量変化が少なく、膜厚の薄い もの(図2. 右図)ほど、電圧による容量変化が顕著になる。一方、測定点間ば らつきは、ほぼ同程度の範囲に収まる。

面内ばらつきの傾向としては、中心側が低容量、外周側が高容量に一義的に増加する傾向が見られ、これは膜厚が外周に行くほど薄くなりやすい SOD 塗布膜の傾向によるものと思われる。

また、特に薄い膜厚のサンプルで顕著であるが、測定電圧の上限、下限近傍におい て、容量値が一定にならず、変化の途中であることが多い。これは、印加電圧の範囲 が狭い為、Si基板に発生する空乏層容量が、十分に蓄積状態ないしは空乏状態に達し ておらず、寄生容量が変動している為と思われる。

従来手法では、印加電圧を電界強度換算で±4MV/cm 程度までとしていたが、薄膜は 耐圧が低下するため、従来の 4MV/cm という電圧は膜の劣化が進行し、ブレークダウ ンや測定結果のばらつきの原因となる。そのため、本評価基準においては、従来のよ うに容量の最大値である Cmax、すなわち、完全に蓄積状態となったときの容量を測定 するのではなく、印加電圧が 0V であるときの容量を用い、寄生容量を計算的に除外す ることで、膜の真容量の測定を可能としている。詳細は後述する。

③ 容量のデータ整理・・・ 寄生容量の除外と真容量の計算

測定したデータは、従来手法では、容量の最大値である Cmax の値から、比誘電率 を計算していた。本評価基準においては、0V での容量値を用いて、さらにこの容量の 膜厚依存をプロットし、そこから空乏層容量を含む寄生容量を算定して、真の容量を 求め、膜の比誘電率を得る。

本手法において、系の寄生容量の構成について、以下のように仮定をする。すなわち、「測定の 0V 印加における寄生容量は、Low-kの膜厚によらず、Low-kの品種ごとに一定」である。

III - 2.4 - 10

この仮定は、寄生容量の構成に関するモデルとフラットバンド電圧および空乏層容 量に対する扱いによる。Siウェーハ上のLow-k膜と言う構造を等価回路で表す場合、 測定される容量は、Low-k容量と絶縁抵抗の並列回路に対し、直列にSi基板の空乏化 による容量と、Si-背面電極間の寄生容量が連なったモデルで表される。Si-背面電極間 の寄生容量は、膜厚や品種による差の一切無い容量であり、その量が分れば測定結果 より除外することは容易になる。これに対し、Si基板の空乏化による容量(空乏層容 量)は、空乏化の度合いが品種、電圧などにより変化するため、この値を一定にして 測定することが好ましい。

そのため、「フラットバンド電圧は、Low-k品種により一定」という仮定をする。こ れは、フラットバンド電圧が、製膜プロセスによる Si 基板や膜のチャージアップ量で 決められると言う考えに基づいたものである。フラットバンド電圧が品種間で一定で あれば、特定の電圧で測定した場合の空乏層容量は、Si 基板品種が同じであれば等し くなるため、前述の Si-背面電極間の寄生容量と同様、除外することが容易になる。

特定の電圧における空乏層容量が同じであるとなれば、最もノイズの少ない電圧を 用いるのがベストである。薄膜では、高リーク電流になりやすい傾向があり、印加電 圧が高いと、高リーク電流や膜の劣化により、容量の測定自体が正確に行われてない 可能性がある。そこで、最もリーク電流の少ない 0V を基準として用いることとした。 以上が本測定法の理論的背景となる。



図3. (1/OV 容量) vs 膜厚プロット (E11105)

計算方法につき簡便に説明する。図3は、膜厚をX軸、各膜厚の0Vにおける容量 測定値の逆数をY軸としてプロットしたものである。このプロットにおける青三角で 示された領域は、膜厚に依存し容量が変化する部分、すなわち膜の真容量に相当する。 一方で、このプロットのY切片より水平に伸びる線より下の領域、橙色の四角で示さ れる部分は、膜厚に関係なく存在する寄生容量となる。

このプロットの切片は、寄生容量の値を示し、このプロットの傾きから、以下の式 に従い、膜の比誘電率kを求めることが出来る。すなわち、傾きを β とすると、

k = $1/\beta A \epsilon_0$ ただし、A: 電極面積、 ϵ_0 : 真空の誘電率

6. 測定結果

6-1. 膜厚測定

表2に、膜厚測定の結果を示す。

1 1545	Low-k品番	番 キュア後 XRR							
LOW K悝頖 (主組成)	(膜厚変更用	コータ回転数	UVキュア時間	膜厚	ラフネス	密度	GOF		
	クレード品番)			[nm]	[nm]	[%]	[-]		
	E11066	STD	—	100.14	0.51	110.67	0.018		
	E11177	STD	—	69.40	0.62	111.70	0.024		
E11066	E11177	STD × 200%	-	50.46	0.54	111.11	0.023		
	E11106	STD	-	34.70	0.25	111.52	0.014		
	LIII30	STD × 220%	-	24.21	0.10	111.67	0.018		
	E11097	STD	STD	99.59	1.01	94.85	0.023		
	E11175	STD	STD	71.53	0.75	95.10	0.018		
E11097	Ennis	STD × 190%	STD	50.02	0.90	95.95	0.014		
	E11104	STD	STD × 50%	35.41	0.92	96.51	0.010		
	E11134	STD × 210%	STD × 50%	23.12	0.60	94.81	0.014		
	E11105	STD	STD	102.55	0.44	92.60	0.037		
	E11176	STD	STD	73.65	0.36	93.86	0.019		
E11105	211170	STD × 160%	STD	56.98	0.36	93.80	0.016		
	E11105	STD	STD	30.95	0.00	92.34	0.025		
	211195	STD × 160%	STD	20.92	0.00	96.10	0.013		

表2. XRR による膜厚測定結果

密度[%]とは、膜質データ(MATERIAL)に記載された密度に対し、測定された膜の 密度がどの程度であるかを示している。同じ品種の膜厚変更品は、すべて同じ程度の 密度を有しており、膜の組成に大きな差が無いことが言える。計算と測定の整合度で ある GOF は、最も高いもので 0.03 を超えるものの、おおむね 0.03 未満で収まってお り、膜質やモデルの選定が適切であることを示している。

X線が照射される測定スポットの中での膜厚ばらつきを示すラフネスは、膜厚が薄いほどその比率が高くなる傾向であり、最も大きいもので膜厚の3%近くになるが、これは測定精度として許容できる範囲である。

III - 2.4 - 12

なお、このような薄い膜をエリプソメーターで測定した場合、GOF が大きく悪化したり、屈折率の値が変動したりすることが確認されており、薄膜の膜厚測定精度では、 XRR のほうが優れていると判断し、今回は全ての膜厚に関するデータを XRR にて測定している。



6-2. 容量測定

図4. E11066 膜厚変更品の C-V 測定カーブ

C-V 測定は、前述の通り、電圧のスイープ範囲を電界強度にて規定している為、膜 厚違いの測定データを同じ C-V プロットに乗せると図4のようになる。薄い膜ほど測 定範囲は狭く、一方で薄い膜ほど容量の変動(最大-最小の差)は大きい。従来の100nm 膜厚などでは、電圧による変動がほとんど見られない。

容量の変動は、先に説明した空乏層容量の影響により発生する。膜の容量が大きく なる薄膜では、空乏層容量の変動による測定値の変化が大きくなる。これは、直列容 量が、容量の逆数の和で示されることを考えれば理解できる。従来の膜厚では低抵抗 ウェーハを用いた場合、容量変動が極めて小さくなるために、どのような条件で測定 しても高精度に膜の容量を測定することができていた。 容量測定結果より、膜厚[nm] (Tox)、0V での容量[F] (C (0V))、測定範囲での最大 容量[F](Cmax)、Cmax から計算された比誘電率(k (meas))、および電極面積 S[cm²] を表3にまとめた。Cmax から求められる比誘電率は、膜厚が薄いほど低くなる傾向が あり、100nm と 24nm では 0.1 以上の比誘電率の差があるような結果となる。

Tox	100).14	69. [.]	40	50.46		34.70		24.	21
Cmax	2.33E-10	2.34E-10	4.43E-10	4.44E-10	6.02E-10	6.03E-10	6.52E-10	6.54E-10	9.18E-10	9.20E-10
C(0V)	2.32E-10	2.32E-10	4.40E-10	4.42E-10	5.98E-10	5.98E-10	6.43E-10	6.44E-10	8.98E-10	9.00E-10
S	0.0098	0.0098	0.0130	0.0130	0.0130	0.0130	0.0098	0.0098	0.0098	0.0098
k(meas)	2.685	2.695	2.677	2.685	2.649	2.650	2.609	2.615	2.562	2.566

表3. E11066の容量測定結果

E11097の測定結果を表4に示す。E11066 同様に、膜厚が薄いものではkが低下する 傾向がある。

表 4	E11097	の容量測定結果
以4.	L11097	27日里的足加不

Tox	99.	59	71.	53	50.	02	35.	41	23.	12
Cmax	2.68E-10	2.68E-10	3.76E-10	3.76E-10	5.30E-10	5.31E-10	7.38E-10	7.43E-10	1.10E-09	1.11E-09
C(0V)	2.67E-10	2.66E-10	3.73E-10	3.73E-10	5.25E-10	5.26E-10	7.29E-10	7.33E-10	1.08E-09	1.09E-09
S	0.0129	0.0129	0.0130	0.0130	0.0130	0.0130	0.0129	0.0129	0.0129	0.0129
k(meas)	2.344	2.343	2.344	2.344	2.309	2.315	2.296	2.311	2.232	2.250

E11105の測定結果を表5に示す。上記2種のLow-k材に比べて、膜厚による比誘電率の差が小さく見られる。

Tox	102	2.55		65	56.98		30.	95	20.92		
Cmax	2.63E-10	2.69E-10	3.69E-10	3.75E-10	4.67E-10	4.73E-10	8.60E-10	8.86E-10	1.26E-09	1.30E-09	
C(0V)	2.61E-10	2.67E-10	3.67E-10	3.72E-10	4.64E-10	4.69E-10	8.48E-10	8.74E-10	1.23E-09	1.27E-09	
S	0.0130	0.0130	0.0130	0.0130	0.0130	0.0130	0.0130	0.0130	0.0130	0.0130	
k(meas)	2.352	2.400	2.369	2.407	2.320	2.347	2.320	2.390	2.303	2.376	

表5. E11105の容量測定結果

これらのデータを元に、寄生容量を除外する計算を行った。

6-3. データの処理

取得した C(0V)のデータと膜厚のプロットを作製し、傾きと切片から寄生容量と比誘 電率を計算した。なお、今回のデータ整理において、縦軸に 1/(C/S)を用いているが、 これは実験途中において、水銀プローブの電極交換が有り、電極面積が大きく変化し た為の処置である。通常は、計算が煩雑になるので、縦軸には 1/C を用いればよい。

次ページ図5に、E11066、E11097、およびE11105のプロットを示す。

最小自乗法にて作製した一次線形の分散は、極めて良好でほとんど 1.00 になった。 使用している点数は 10 点なので、寄生容量の切り離しに関して、十分にモデルと現実 が整合していることを示している。また、膜厚による比誘電率の変化があれば、プロ ットから乖離してくるはずであるが、今回の3品種ではそのような傾向が見られない。 この点については後ほど寄生容量を除外し、それぞれの膜厚での比誘電率を求め、検 証を行う。

表から求められる傾き、及び切片は、品種ごとに差があることが分る。CASMAT で 標準特性として、比誘電率は

E11066=2.65、E11097=2.33、E11105=2.42

であるとされている。3つのプロットより計算されたそれぞれの品種の比誘電率は、

E11066=2.74、E11097=2.37、E11105=2.38

となり、従来の特性値±0.1 の範囲に収まっている。従来の特性値は、100nm、ないし 150nm の 1 点で測定されたものであり、その厚みでの寄生容量を加味していない為ズ レが生じたとも考えられる。

また、今回の3品種で寄生容量は電極面積0.0098cm²あたり、

E11066=10946pF、E11097=12454pF、E11105=22502pF

となり、他2種に比べ E11105 が倍程度大きい。これは、フラットバンド電圧が大きい ことを示しており、膜中ないし Si 基板上のチャージアップが起こりやすい品種・プロ セスであると言える。



図 5. 1/C(0V) vs 膜厚プロット (上 E11066 中 E11097 下 E11105)

上記で計算された比誘電率は、膜厚によらず一定である場合の平均的なものである。 もし薄膜で比誘電率が変化するのであれば、薄い膜ほど比誘電率が計算値から乖離す るものと思われる。そこで、プロットから求めた寄生容量を用い、個々の膜厚での比 誘電率(k(calc))を求めた。これをk(meas)と比較し、その結果を以下の図6に示す。



図 6. k(calc)と k(meas)の比較 (左上 E11066、右上 E11097、下 E11105)

プロットを行うと E11066 と E11097 は、k(calc)に膜厚依存は無く、非常に狭い範囲 で収束しているが、k(meas)は薄い膜ほど乖離していることがよくわかる。E11105 は、 k(calc)と k(meas)の差が小さい。これは寄生容量の値が大きい、すなわち、プロットの 切片である(1/寄生容量)の値が小さいことに起因する。

以上の測定より、薄膜の比誘電率は、従来法で測定すると膜本来の値より小さく見 積もられることが分った。一方で、本報告の手法によれば、複数の膜厚での測定が必 要ではあるが、膜本来の比誘電率を求めることが可能であることが分った。 7. 考察

Low-k 膜を薄膜化していくと、ある厚みで、分子配向、スタッキング、表面層の影響などが大きくなることや、プロセスの完結度が変わることで、厚膜とは異なる特性 を発揮するのではないかと予想されてきた。

今回の測定結果は、3種のLow-k 膜について、少なくとも 20nm 前後までは、その比 誘電率が変化しないことが示された。Low-k 膜厚 20nm の世代は、ITRS のロードマッ プでも 2020 年前後の世代と予想されており、適用されるまでにはまだ時間があるが、 今回の測定法を用いることで、将来の Low-k 材開発に必要な薄膜での情報(比誘電率 など)を得ることができるので有効な評価方法であると考えられる。

8.残された課題

本手法では、高リークに耐えない薄膜を測定する手法として、0V での容量を測定し、 これをデータとして用いている。ここで、0V での空乏層容量がウェーハ品種同一であ れば同じであるという仮定を用いているが、基材が半導体でなく金属である場合、空 乏層の影響が無くなり、さらに解析が容易になる可能性がある。

このような寄生容量の構成の異なる系にて、薄膜の容量測定を検証することで本測 定の結果を確認し、より確かなものとする必要がある。また、今後様々な材料にて、 膜厚依存性の検証を行い、Low-k材料と利用される寸法についての知見を蓄積するこ とが必要である。

9. 関連技術情報

技術情報 B-H21-4004 薄膜品のリーク電流測定・誘電率測定に関する検討

技術情報 B-H21-4005 薄膜品のリーク電流測定・誘電率測定に関する検討

技術情報 B-H21-4007 第12回研究成果報告会 微細化に対応した Low-k 評価基盤 の確立

技術情報 B-H21-4014 第13回研究成果報告会 微細化に対応した Low-k 評価基盤 の確立②

技術情報 B-H22-4002 第84 回技術委員会報告資料 Low-k 薄膜の評価法

10. その他

特になし

11. データベース 特になし 整理番号 31003

材料評価基準

- 1. 評価対象材料名: Low-k 材料
- 2. 評価の目的: XRR による薄膜の膜厚高精度評価

Low-k 材料の誘電率評価において、特に 100nm を切るような薄い膜厚の Low-k 材料は、従来利用されているエリプ ソメトリーを用いて膜厚を測定すると、計算モデルの不一致から誤差が大きくなることがある。本評価基準では、100nm 以下の膜厚を高精度に測定するため、X線膜厚・構造評価装置(XRR)を用いる手法、およびエリプ ソメトリーでの測定結果との差異について述べる。

3. 評価項目:

Low-k 材料の膜厚(ウェーハ内の任意の位置における)

- 4. 試料作製の手順
- 4-1. 評価試料作製における使用装置
 SOD コーター: ACT-12SOD (東京エレクトロン株式会社)
 UV アニール装置: RapidCure 320FC (Axcelis)
 SOD ファーネス: ALPHA-303 (東京エレクトロン株式会社)
 X 線膜厚・構造評価装置: Metrix-L (英国 Bede 社) 以下 XRR と省略
 分光エリプソメーター: RE-3100 (大日本スクリーン株式会社)
 以下エリプソと省略
- 4-2. 使用 Low-k 材料

以下の2種類のLow-k材料(膜厚20~100nm) E11066(有機、k=2.7) 熱キュアプロセス E11105(MSQ、k=2.4) UVキュアプロセス

- 4-3. 評価試料作製手順
- φ300mm 低抵抗 Bare Si ウェーハを、無機洗浄装置、レシピ 400 (表面酸化物除 去、DHF40 秒処理) にて洗浄し、自然酸化膜を除去する。
- ② SOD コーターを用いて、ウェーハ上に Low-k 材料を、各材料の基準仕様に準じて 塗布及びプリベークする。なお、Edge Bead Removal(EBR)幅は 3mm を基準とする。
- ③ SOD コーターに搭載されているホットプレートや、UV アニール装置、SOD 焼成 炉などのアニール装置を用い、各材料の標準仕様を基に、硬化シュリンク率が同 ーになるようにプロセス時間を調整し、膜厚測定サンプルを作製した。 それぞれの Low-k 膜種につき、膜厚違いの5サンプルを準備した。

表1. 作製した Low-k 膜サンプルー覧

Low k種類 (主組成)	Low-k品番 (膜厚違い グレード品番)	コータ回転数	UVキュア時間	キュア後膜厚 XRR [nm]
	E11105	STD	STD	102.55
	E11176	STD	STD	73.65
E11105		STD × 160%	STD	56.98
	E11195	STD	STD	30.95
		STD × 160%	STD	20.92
	E11066	STD	I	100.14
	E11177	STD	_	69.40
E11066		STD × 200%	_	50.46
	E11196	STD	_	34.70
		STD × 220%	—	24.21

5. 測定方法

5-1. 測定装置

膜厚計:XRR 装置、エリプソ

5-2. 測定および解析条件

膜厚測定

XRR 装置により下記条件で、膜中心近傍の1点を測定した。

測定機設定: スリット 0.1mm (incident/detector)

測定スクリプト: XRR only Chi correction.bcl

測定モード: 2nd CCC

測定温度: 室温(25degC)

測定範囲条件: start=0、 end=3000、 Step=10、 count=2

解析条件: Low-k 膜単層+Si 基板 の二層構造

測定結果は基板(Si)と Low-k 膜の二層からなる単純モデルで解析し、Low-k 膜 厚を求めた。求めた Low-k 膜厚を、容量測定時の酸化膜厚(Tox)として用いた。 MATERIAL は品種により変更(E11066 は C5H3、E11097、E11105 は Low-k1.1)

解析範囲: 500~2000 sec

<u> B</u> ede REFS - E	11194																_ 8 >
File Edit View	ile Edit View Go Tools Actions Help																
🗋 🚵 🔒																	
Shortcuts	ts Model																
		THICKNESS (Å)	fix	low	high	MATERIAL		DENSITY (%)	fix	low	high	ROUGHNESS (Å)	fix	low	high		LAMELLAE
	1	354.07		50	500	Low-k1.1	¥	96.50		90	150	9.19		0.001	50	1	
Model	SUB.	00	V	00	00	Si	¥	100.00	☑	100	100	3.76		0.001	10	1	
2D Graph																	

図1. 代表的な解析例 (E11097 35.41nm)

膜厚解析においては、密度(DENSITY)の上限/下限値として、90%-150%を用いた。 この範囲を超える場合、膜質データ(MATERIAL)または測定精度に問題があると考 えられる。波形と計算値との GOF が 0.1 未満となるようであれば、測定の精度は十分 であり、0.03 未満であれば、非常に良い精度であるといえる。

精度良く数値を得る為には、ある程度近い数字を初期値として入力する必要がある。 例えば、膜厚がおよそ 100nm であるのが判っていれば、膜厚の初期値を 1000Å、上下 限を±10%程度に絞って計算を行い、場合によっては特定のパラメーターについて Fix を使用して、他のパラメーターの推定値を得ることも有効となる。Fix は特に DENSITY に対し使用すると効果が高い。

なお、XRR は測定スクリプトを編集することで、任意の、ないしは多数の点を測定 することが可能である。詳細な操作法については本報告の Appendix に記載した。

6. 測定結果

6-1. 膜厚測定

1 15+45		XRR	測定			エリプソ測定	
LOW K俚羖 (主組成)	膜厚	ラフネス	密度	GOF	膜厚	n	GOF
	[nm]	[nm]	[%]	[-]	[nm]	[-]	[-]
	102.55	0.44	92.60	0.037	102.87	1.310	992-994
	73.65	0.36	93.86	0.019	73.72	1.318	994–995
E11105	56.98	0.36	93.80	0.016	57.35	1.322	994–995
	30.95	0.00	92.34	0.025	27.86	1.380	996
	20.92	0.00	96.10	0.013	23.48	1.389	993–994
	100.14	0.51	110.67	0.018	100.47	1.607	996–997
	69.40	0.62	111.70	0.024	69.81	1.601	991-995
E11066	50.46	0.54	111.11	0.023	49.75	1.621	994–995
	34.70	0.25	111.52	0.014	33.80	1.646	994-995
	24.21	0.10	111.67	0.018	23.78	1.670	995

表2. キュア後膜厚の測定結果

表2に、膜厚測定の結果を示す。密度[%]とは、膜質データ(MATERIAL)に記載された密度に対し、測定された膜の密度がどの程度であるかを示している。同じ品種の 膜厚違い品は、すべて同じ程度の密度を有しており、膜の組成に大きな差が無いこと がいえる。計算と測定の整合度である GOF は、最も高いもので 0.03 を超えるものの、 おおむね 0.03 未満で収まっており、膜質やモデルの選定が適切であることを示してい る。

X線が照射される、測定スポットの中での膜厚ばらつきを示すラフネスは、膜厚が 薄いほどその比率が高くなる傾向であり、最も大きいもので膜厚の3%近くになるが、 これは測定精度として許容できる範囲である。

エリプソメーターは材料を光学的な手法で測定しており、測定時には膜の物性値で ある屈折率nと、吸光係数kが合わせて測定される。解析にはこの物性値が用いられ る。表2の結果では、薄膜ほどエリプソで測定されたnの値が高くなっているが、膜 は同じ組成のものを用いている為、nは一定値のはずである。エリプソ測定のGOFは、 999 が最も高く、995 以上であれば十分な精度が得られているといえるが、薄い膜のサ ンプルでは、GOF がやや低いものが見られる。



図2. 膜厚測定値の比較 (XRR/エリプソメーター)

XRR とエリプソの測定結果を比較すると、図2の様になる。XRR とエリプソの測定 値の比は、E11105 で 1.0009 と、ほぼ1に近く、切片は 0.0051 となっている。すなわ ち、測定結果の間には、平均的には 0.005nm のオフセット(差)があるだけといえる。 しかし、20nm の点ではこの関係が大きく崩れており、3nm ほどの膜厚差が見られる。 この差は 20nm という厚みに対しては非常に大きい差であり、解析上無視できないもの となっている。

一方で、E11066の場合は、膜厚に関係なくすべて同一の線形に乗っている。その比は 1.0157 であることから、両測定の間には 1.5%のスパン誤差がある。また、切片も -1.1338 と大きく、薄膜ではこの-1nm は大きく解析結果に影響する。

6-2. 測定差の検証

$$III - 2.4 - 23$$

このように膜厚に差がある場合、どちらの測定結果がより真の膜厚に近いかを検証 しなければならない。そこで、評価基準書 31001 に記載の手法により測定した、Low-k 膜の比誘電率のデータを解析する際に、XRR およびエリプソを用い測定した膜厚を用 いてそれぞれ計算を行った結果を以下に示す。





図4. 膜厚と比誘電率の関係(E11105)

黄色四角で示されるのが、寄生容量を計算的に除外した比誘電率である。この比誘 電率は、膜質が同一であるならば、膜厚に関係なく一定となるはずである。2つの膜種 のどちらも、XRR で測定した膜厚を用いた場合は、比誘電率が一定値となっているが、 エリプソで測定した膜厚を用いた場合は、特に薄膜において、上下に大きなふれ幅を 有する結果となった。 7. まとめ

薄膜の膜厚測定に XRR、およびエリプソメーターを用いた場合、特に薄い膜厚において、膜厚の測定値に大きな差が生じることが判明した。

この両者で測定した膜厚のうち、真の膜厚に近いものがどちらかを検証するため、 膜厚により変動しないであろう膜の比誘電率の解析結果を比較したところ、エリプソ メーターを用いた場合は、膜厚による比誘電率の変動が大きく、XRRを用いた場合は、 膜厚によらず一定の比誘電率を得ることができた。

以上の結果より、薄膜の特性を評価するにあたり、膜厚測定には XRR を用いたほうが、精度の高い評価が可能であることが判った。

8.残された課題

エリプソメーターにて測定した膜厚が整合しない問題は、薄膜での光学モデルの不 整合が原因とも考えられる。膜質データを改善し、XRR との測定差が小さくなるよう にすることが必要である。

9. 関連技術情報

技術情報 B-H21-4004 薄膜品のリーク電流測定・誘電率測定に関する検討

技術情報 B-H21-4005 薄膜品のリーク電流測定・誘電率測定に関する検討

技術情報 B-H21-4007 第12回研究成果報告会 微細化に対応した Low-k 評価基盤の 確立

技術情報 B-H21-4014 第13回研究成果報告会 微細化に対応した Low-k 評価基盤の 確立②

技術情報 B-H22-4002 第 84 回技術委員会報告資料 Low-k 薄膜の評価法

- その他
 特になし
- 11. データベース 特になし

Appendix. XRR 測定における測定点の指定について

XRR 測定において、作業標準に従い測定を行う場合は、 「XRR_only_chi_correction.bcl」のスクリプトを用いて測定を行う。このスクリプトは、 ウェーハ中心の1点のみを測定するように設定されている。このスクリプトを複製 し・編集することで、任意の位置の1点、ないしは多数の点の測定が可能である。本 項ではこの操作法について述べる。

なお、測定点数の改良を行ったスクリプトとして、以下が実装済である。

XRR occ map1(5pt)

ウェーハの中心(0,0)より、30mmピッチで、半径軸上5点の測定。 (0,0)、(30,0)、(60,0)、(90,0)、および(120,0)

自分で作製する場合は、まず上記スクリプトのコピーを作製し、改名した上で、ス クリプトの Main 中、以下の赤字部分を編集する。

Sub Main

Dim SourceArray(0 To 3) As String, Pause As Boolean, msg As String Dim R As VbMsgBoxResult, XRROptics As SealedTubeOption Dim XPos() As Double, YPos() As Double, NumberOfPoints As Integer, i As Integer SourceArray(0) = "2nd CCC only" SourceArray(1) = "Both CCCs high resolution" SourceArray(2) = "Both CCCs high intensity" SourceArray(3) = "MaxFlux Only" ReadInIni

NumberOfPoints = 5

ReDim XPos(1 To NumberOfPoints) As Double ReDim YPos(1 To NumberOfPoints) As Double XPos(1) = 0 YPos(1) = 0 XPos(2) = 30 YPos(2) = 0 XPos(3) = 60 YPos(3) = 0 XPos(4) = 90 YPos(4) = 0XPos(5) = 120YPos(5) = 0

NumberOfPoints は測定点の数である。デフォルトでは1になっている。

XPos(n)、YPos(n)には、測定点ごとの測定座標を入力する(mm 単位)。測定点数が5 個の場合、n=1 から n=5 の 5 組を入力する。デフォルトでは X(1)および Y(1)の1 組だ けが指定されている。

X、Y軸の詳細ついては、XRRのマニュアルに記載があるが、ウェーハのノッチ合わせ機能が無い為、XまたはYのみを変更して、中心から半径軸上を測定することが現実的である。

材料評価基準

- 1. 評価対象材料名:Low-k 材料
- 2. 評価の目的: <u>配線 TEG における Direct CMP 後の容量評価(容量差分)</u>
 Direct CMP 後の Cu/Low-k 配線において、Low-k 材料の配線間容量を実測容量の差分による k 値抽出によって、比較評価する。
- 3. 評価項目: 配線間容量
- 4. 試料作製手順
 - 4.1 使用装置
 - ・ SOD コータ (ACT12 SOD:東京エレクトロン社製)
 - CVD 装置(Producer SE 3 Twin: AMAT 社製)
 - ・ エッチング装置(Telius 3055SS:東京エレクトロン社製)
 - ・ アッシング装置(ICE CDE-300: 芝浦メカトロニクス社製)
 - ・ ポリマー除去装置 (SR-3000:大日本スクリーン社製)
 - ・ PVD 装置(Endura-CL 300: AMAT 社製)
 - ・ メッキ装置(Electra Cu Slim ECP: AMAT 社製)
 - CMP 装置(F☆REX300: 荏原製作所社製)
 - 4.2 作製方法
 - 下記膜物性のLow-k材料(膜厚 100nm)をSiO、SiCNの積層膜上に塗布する。このウェーハ基板を各Low-k材料について、各3枚用意する。

	*	*Pore sizeはSAXSにて測れ						
	E11105	E11222	E11234					
材料	MSQ系	MSQ系	MSQ系					
骨格構造	主骨格A	主骨格B	主骨格B					
比誘電率	2.36	2.38	2.24					
Porosity	0.26	0.21	0.28					
Polydispersity	0.99	0.61	0.58					
Pore size(Å)	6.1	10.1	13.2					

- ② Low-k 膜上に Cap 膜として p-SiO 膜 30nm をデポする。
- ③ CAST-4R マスクの基準仕様書に基いて、露光、現像、エッチング、アッシング、ポリマー洗浄、バリアメタルデポ、メッキを行う。
- ④ Cu スラリーK03825 を用いて、Cu 研磨処理を行う。
- ⑤ バリアメタルスラリーK03003 を用いて、Cap 膜 30nm を除去し、各種 Low-k 膜の Direct CMP を行う。Direct CMP は Cu/Low-k=100nm/100nm 配線における Low-k 膜厚が約 80nm、60nm、40nm になるように研磨時間を調整する。 (下図構造の膜厚違いを 3 構造作製する)



- ⑥ CAST-4R マスクの基準仕様書に基いて、SiCN、Al、SiN をデポし、400℃のN2アニールを 30min 行う。
- 5. 測定方法
 - 5.1 評価装置
 - ・ オートプローバー装置 (UF-3000:東京精密社製)
 - 5.2 評価方法
 - CAST-4R の櫛型キャパシタ(L=S) TEG (Comb: CAST-4R マスク説明書 参照)を用いて、総対向長 200mm の L/S=90nm/90nm、100nm/100nm、 110nm/110nm、120nm/120nm、130nm/130nm、150nm/150nm、180nm/180nm、 250nm/250nm における配線間容量を面内 64 チップ全て測定する。



② 下図の Low-k 膜厚が異なる構造において、(実測容量 A) - (実測容量 B)
 から寄生容量成分、及び Low-k 容量成分 b を除去した Low-k 容量成分 a(赤
 枠部分)のみの容量差分値を求める。この操作を 64 チップ全てで行う。



- ③ ②の操作を各配線幅で行い、配線幅ごとに 64 チップの中央値を算出し、 実測絶縁膜幅の逆数に対する容量差分値をプロットする。
- ④ Low-k 膜の比誘電率は、配線間容量(C)を実測絶縁膜幅(W)の逆数でプロットした場合の傾きが ɛ0ɛr(DL)となることから、この傾きから配線間容量の比誘電率を算出できる。ここで、各構造の実測絶縁膜高さは TEM によって計測し、その差分によって、絶縁膜高さ(D)を算出する。

$$C = \frac{\varepsilon_{0}\varepsilon_{r}(DL)}{W}$$

 $C: 配線間容量, \epsilon_0: 真空誘電率, \epsilon_r: 比誘電率 D: 絶縁膜高さ, L: 総対向長, W: 絶縁膜幅$

6. 測定結果



III - 2.4 - 31

各 Low-k 材料の 3 つの構造の容量を差分した結果、それぞれ(a)、(b)、(c)のプロットが得られ、そらの傾きから比誘電率 ε_0 を算出した平均値の結果を以下に示す。

	E11105	E11222	E11234
k值	3.9	3.2	3.5

7. 考察

各種 Low-k 材料の Direct CMP 後の Cu/Low-k 配線の配線間容量の差分による k 値 抽出を行ったが、材料間に差が認められたが、本来の単膜 k 値から大きく乖離した 値が算出された。これは配線加工プロセスや Direct CMP プロセスによって、Low-k 材料がダメージを受けたためと推察すると妥当な結果と考える。材料間差もダメー ジの大きさを示唆していると考える。しかしながら、RC プロットによる容量評価の 結果では、材料間差が認められなかったことから、比誘電率の絶対値は別として、 両評価間で、材料間の結果が異なっていたため、疑問が残る結果となった。この原 因としては、RC プロットでは、寄生容量の影響を排除しておらず、その影響が大き い為、差が認められなかったが、容量差分による k 値抽出では、寄生容量の影響を 排除したため、より高精度に材料間差を抽出できたのではないかと考える。

- 8. 今後の計画
 - ・ k=2.2 以下の材料の検討。
 - 容量差分によるk値抽出以外の配線TEGにおけるLow-k材料の容量評価の 検討。
- 9. 関連報告
 - 1) 技情 B-H23-6004「Porous Low-k 膜 CMP による 1 層配線の比誘電率評価」
 - 2) 技情 B-H23-6012「Direct CMP における Cu/Low-k 配線の電気特性評価」
 - 3) 材料評価基準書 31101「ブランケット膜におけるプロセスダメージ評価」
 - 4) 材料評価基準書 31203「配線 TEG における Direct CMP 後の容量評価(容量差分)」

5) 材料評価基準書 31301「配線 TEG における Direct CMP 後の容量評価(リング オシレータ)」

10. その他

特になし

整理番号 31301

材料評価基準

- 1. 評価対象材料名: Low-k 材料
- 評価の目的: <u>配線 TEG における Direct CMP 後の容量評価(リングオシレータ)</u> Direct CMP 後の Cu/Low-k 配線において、Low-k 材料の配線間容量を実測容量の差 分による k 値抽出によって、比較評価する。
- 3. 評価項目: 配線抵抗、実効容量
- 4. 試料作製手順
 - 4.1 使用装置
 - ・ SOD コータ (ACT12 SOD:東京エレクトロン社製)
 - CVD 装置(Producer SE 3 Twin: AMAT 社製)
 - ・ エッチング装置(Telius 3055SS:東京エレクトロン社製)
 - ・ アッシング装置(ICE CDE-300: 芝浦メカトロニクス社製)
 - ・ ポリマー除去装置 (SR-3000:大日本スクリーン社製)
 - ・ PVD 装置(Endura-CL 300: AMAT 社製)
 - ・ メッキ装置(Electra Cu Slim ECP: AMAT 社製)
 - CMP 装置(F☆REX300: 荏原製作所社製)
 - 4.2 作製方法
 - ① 下記膜物性の Low-k 材料(膜厚 100nm)を接合素子付きウェーハ基板上に 塗布する。このウェーハ基板を各 Low-k 材料について、各 6 枚用意する。

	*Pore sizeはSAXSにて測定		
	E11105	E11222	E11234
材料	MSQ系	MSQ系	MSQ系
骨格構造	主骨格A	主骨格B	主骨格B
比誘電率	2.36	2.38	2.24
Porosity	0.26	0.21	0.28
Polydispersity	0.99	0.61	0.58
Pore size(Å)	6.1	10.1	13.2

- ② Low-k 膜上に Cap 膜として p-SiO 膜 60nm をデポする。
- ③ CAST-T2 マスクの基準仕様書に基いて、露光、現像、エッチング、アッシング、ポリマー洗浄、バリアメタルデポ、メッキを行う。
- ④ Cu スラリーK03825 を用いて、Cu 研磨処理を行う。

III - 2.4 - 3.3

 「リアメタルスラリーK03003を用いて、Cap 膜の残膜が 30nm、20nm、10nm になるように Cap 膜 CMP の研磨時間を調整する。また、Cap 膜 60nm を全 て除去し、Low-k 膜の残膜が 80nm、60nm、40nm になるように Low-k 膜 CMP (Direct CMP)の研磨時間を調整する。(下図の Cap 膜有り構造の膜 厚違いを 3 構造、Cap 膜無し構造の膜厚違いを 3 構造作製する)



- 5. 測定方法
 - 5.1 評価装置
 - ・ オートプローバー装置 (UF-3000:東京精密社製)
 - 5.2 評価方法
 - CAST-T2の Ring Oscillator TEG (CAST-T2マスク説明書参照)を用いて、 NMOSトランジスタの発振周波数を面内 46 チップ測定する(下図)。



② リングオシレータ TEG は下図の構造になっており、負荷容量の大きさ(面積)を3水準振り、各負荷容量のときの発振周波数を測定する。



③ 23 チップの測定した 3 水準の負荷容量の発振周波数 f の平均値を用いて、 以下のフローに従って、遅延時間 tpd を算出する。3 水準の電極面積 S に 対して遅延時間 tpd をプロットする。このとき、3 水準の電極面積は 3 水 準の負荷容量に対応している。



- ④ ③のプロット図より求めた傾きが Low-k 膜の実効容量と比例関係にあるため、研磨時間を変えて作製した Low-k 膜厚が異なる6水準の構造について、前記①~③までの同様の操作によって、発振周波数の測定を行い、傾きを算出する。
- Low-k 膜厚が異なる 6 水準の構造について、46 チップの配線抵抗を測定し、
 平均値を求める。
- ⑥ 各種 Low-k 材料について、①~⑤の操作を行い、配線抵抗の平均値に対して、傾きの相対値をプロットする。

6. 測定結果





III - 2.4 - 3.6

7. 考察

各種 Low-k 材料の Direct CMP 後の Cu/Low-k 配線の配線間容量をリングオシレー タによる実効容量を求めることで比較した。結果、材料間に顕著な差が認められた。 Cap 膜 CMP については、E11105 と E11222 では差は認められなかったが、E11234 は 約 8%容量が低い結果となった。これは、Cap 膜 CMP では、Low-k 膜が直接ダメー ジを受けないためと考える。

一方、Direct CMP については、E11105 対比で、E11222 は約 10%容量が低い結果と なった。また、E11234 は E11222 と同程度の水準となった。これは、Direct CMP で は、E11105 が単膜 k 値が同程度の E11222 に比べて、ダメージを受けやすく、実効 容量が増大したことを示唆しており、また、E11234 も単膜 k 値は E11222 よりも低 いが、Direct CMP ではダメージを受けやすく、実効容量では差がないことを示して いると考える。今回の評価結果は、RC プロットによる容量評価結果とは異なるが、 容量差分による k 値抽出評価結果と一致しているため、3 手法のうち 2 つで傾向が一 致していることから、Direct CMP における Low-k 膜の配線容量を高精度に評価でき たと考える。

- 8. 今後の計画
 - ・ k=2.2 以下の材料の検討。
 - ・ リングオシレータによる実効容量以外の配線 TEG における Low-k 材料の容 量評価の検討。
- 9. 関連報告
 - 1) 技情 B-H23-6012「Direct CMP における Cu/Low-k 配線の電気特性評価」
 - 2) 材料評価基準書 31101「ブランケット膜におけるプロセスダメージ評価」

3) 材料評価基準書 31203「配線 TEG における Direct CMP 後の容量評価(容量差分)」

4) 材料評価基準書 31301「配線 TEG における Direct CMP 後の容量評価(リング オシレータ)」

10. その他

特になし

材料評価基準

- 1. 評価対象材料名: Slurry 材料
- 評価の目的: <u>MSQ 系 Low-k 膜の Direct CMP における絶縁破壊耐圧の回復性評価</u> MSQ 系 Low-k 膜を適用した Cu/Low-k 配線の Direct CMP によって、著しく劣化し た絶縁破壊耐圧の回復手法を確立する。
- 3. 評価項目: 配線間耐圧
- 4. 試料作製手順
 - 4.1 使用装置
 - ・ SOD コータ (ACT12 SOD:東京エレクトロン社製)
 - CVD 装置(Producer SE 3 Twin: AMAT 社製)
 - ・ エッチング装置(Telius 3055SS:東京エレクトロン社製)
 - ・ アッシング装置(ICE CDE-300: 芝浦メカトロニクス社製)
 - ・ ポリマー除去装置(SR-3000:大日本スクリーン社製)
 - ・ PVD 装置(Endura-CL 300: AMAT 社製)
 - ・ メッキ装置(Electra Cu Slim ECP: AMAT 社製)
 - CMP 装置(F☆REX300: 荏原製作所社製)
 - ・ SOD ファーネス(Alpha-303:東京エレクトロン社製)
 - ・ WET 洗浄装置(MP-3000:大日本スクリーン社製)
 - 4.2 作製方法
 - MSQ 系 Low-k 膜 E11105(膜厚 100nm)を SiO、SiCN の積層膜上に塗布したウェーハ基板を2枚用意する。
 - ② Low-k 膜上に Cap 膜として p-SiO 膜 30nm をデポする。
 - ③ CAST-4R マスクの基準仕様書に基いて、露光、現像、エッチング、アッシング、ポリマー洗浄、バリアメタルデポ、メッキを行う。
 - ④ Cu スラリーK03825、または K23200 を用いて、Cu 研磨処理を行う。
 - 「リアメタルスラリーK23149、K23448 を用いて、Cap 膜 30nm を除去し、 各種 Low-k 膜の Direct CMP を行う。Direct CMP は Cu/Low-k=90nm/90nm 配線における Low-k 膜厚が約 70nm になるように研磨時間を調整する。(下 図)



⑥ (1) Direct CMP 後に、一方のウェーハ基板については、SOD ファーネス
 を用いて、N2 アニール処理を 30min 行う。

(2) Direct CMP 後に、もう一方のウェーハ基板については、WET 洗浄装置を用いて、DHF エッチング処理を 1min 行う。

- ⑦ CAST-4R マスクの基準仕様書に基いて、SiCN、Al、SiN をデポし、400℃のN2アニールを 30min 行う。
- 5. 測定方法
 - 5.1 評価装置
 - ・ オートプローバー装置(UF-3000:東京精密社製)
 - 5.2 評価方法

CAST-4R の 180nm ピッチ櫛型 TEG (Comb 10m: CAST-4R マスク説明書参 照)を用いて、総対向長 10000mm の L/S=90nm/90nm における配線間耐圧を面 内 64 チップ全て測定する。



6. 測定結果





7. 考察

総対向長 10000mm の櫛型 TEG を用いて、絶縁破壊耐圧を評価することで、Slurry 材料起因の耐圧劣化の材料間差を見極めることができたが、今回 Direct CMP 後に ①N2 アニール処理、②DHF 洗浄処理を実施することで、絶縁破壊耐圧劣化の回復を 図ることができた。N2 アニールについては、Direct CMP 後の Low-k 表面残留物が分 解・脱離したためと考える。一方、DHF 洗浄については、Direct CMP 後の Low-k 表 面残留物が DHF エッチングにより Low-k 膜とともに、エッチング除去されたためと 考える。Direct CMP において、良好な絶縁破壊耐圧が確保するには、CMP 後の Low-k 表面の清浄化が欠かせないと考える。

8. 今後の計画

特になし

9. 関連報告

1) 技情 B-H22-6036「Low-k 膜の直接 CMP による電気特性評価(K23149、その他)」

$$III - 2.4 - 40$$

2) 材料評価基準書 32004「MSQ 系 Low-k 膜の Direct CMP における Slurry ダメージ評価」

3) 材料評価基準書 32208「MSQ 系 Low-k 膜の Direct CMP における絶縁破壊耐圧 評価」

4) 材料評価基準書 32401「MSQ 系 Low-k 膜の Direct CMP における信頼性評価 (TDDB)」

10. その他

特になし

整理番号 32211

材料評価基準

 1. 評価対象材料名
 CMP スラリー、パッド、絶縁膜、CMP 後洗浄液

- 2. 評価の目的 : <u>単層配線の研磨面 SEM 観察法とサンプル作製法</u> Cu-CMP で発生する Cu 配線腐食の程度と外観を評価すること
- 3. 評価項目

Cu配線の腐食

- (1) Cu 濃淡電池 TEG の電特測定による腐食評価
- (2) Cu 腐食外観評価パターンの外観 SEM 観察による腐食評価
- 4. 試料作製手順
- (1) φ300mm Si ウェーハ準備。

バリア CMP 時間依存性やスラリーなどの評価材料の種類などに応じて実験計画を 立て必要な枚数のウェーハを準備する。

- (2)評価ウェーハのM1Cuめっき完までのプロセスを行う。以下に一例を示す。
 - 1. P-SiO デポ 1000nm
 - 2. P-SiCN デポ 30nm (ダマシンエッチのエッチストッパー膜)
 - 3. P-SiOC デポ 150nm (ダマシン配線の IMD=Inter Metal die electric 膜)
 - 4. M1 リソ レチクルは CASMAT271 を使用。

ここで CASMAT271 は CMP-C2 マスクのレチクル番号である。

また、CMP-C2マスクの詳細についてはマスク説明書を参照して頂きたい。

- 5. M1 ドライ
- 6. M1 洗浄
- 7. M1 デポ Ta10nm/Cu60nm スパッタ
- 8. M1 Cu めっき
- (3) 評価したい CMP 関連材料(Cu スラリー、バリアスラリー、洗浄液、パッド)
 を用いて、評価したい条件でプロセスを行う。
 1.Cu-バリア CMP

2.CMP 後洗浄、乾燥
5. 測定方法

(1) Cu 濃淡電池 TEG の電特測定による腐食評価 オートプローバーで以下のレシピを用いて濃淡電池 TEG の電気特性を測定する。

• Test Table

C: ¥Spark ¥Cond ¥Character ¥user ¥okutani ¥CMP-C2 condition ¥CMP-C2_ R20110927 .spcch

・Probing File (測定チップ数 36 チップ/ウェーハの場合)

C:\Spark\Cond\Prober\user\okutani\CMP-C2Prove\center36chip_CASMAT

183-01.spcps

オートプローバーの測定結果のファイル(拡張子 s p d c d)を EXCEL で開く。 その際に以下の図のようにファイルの種類をプルダウンメニューで選択して「す べてのファイル(*.*)とする。開きたいファイルを指定して、「画面の開く(O)」ボ タンを押す。

ファイルを開く								?×
ファイルの場所①	🛅 B05554		•	(= • 🔁	$\mathbf{Q} \times$	🛗 🎫 🕶 "	·−ル(<u>L</u>) +	
3 履歴	B05554.spdcd							
۲۲ ۴ ۴ 1メント								
デスクトップ								
* お気に入り								
	ファイル名(<u>N</u>):					-	凲	(<u>)</u> .
	ファイルの種類(工):	すべてのファイル・	(*,*)			-	キャン	セル

次にデキスト ファイルウィザード-1/3 が画面に現れるので、「カンマやタブなどの区切り。。。」を選択し「次へ(N)>」ボタンを押す。

テキスト ファイル ウィザード - 1/3	?×
選択したデータは区切り文字で区切られています。 [次へ] をクリックするか、区切るデータの形式を指定してください。 	
データのファイル形式を選択してください:	
 ● 「カンマやタブなどの区切り文字によってフィールドごとに区切られたデータ(位)] ○ スペースによって右または左に揃えられた固定長フィールドのデータ(処) 	
取り込み開始行(R): 1 🕂 元のファイル(Q): 932 : Japanese (Shift-JIS)	-
ファイル C:¥Documents and Settings¥okutanik¥デスクトップ¥lot110¥B05554.spdcd のプレt	21- - 1
1 File ID, SPARK C MEASURE DATA FILE V2.00	
3 Product ID,183-01	•
<u> </u>	<u>→</u>
< 戻る(B) / 次へ(W) > 完了	7 (<u>F</u>)

次に以下の画面が表示されるので「タブ (T)」と「カンマ (C)」にチェックマーク を入れて「次へ (N) >」ボタンを押す。

テキスト ファイル ウィザード - 2 / 3	?×
フィールドの区切り文字を指定してください。[データのプレビュー] ボックスには区切り位置が表示され す。	ま
区切り又子 ▼ 好づ① 「 セミュロン(M) ▼ カンマ(G)] 「 スペース(S) 「 その他(Q): 「	•
□ 連続した区切り文字は 1 文字として扱う(R)	
_データのプレビュー(P)	
File ID SPARK C MEASURE DATA FILE V2.00	74
Lot ID 805554	
Product ID 183-01	-
キャンセル 〈戻る(B) 次へ(M) 〉 完了(I	E)

次に以下の画面が表示される。「完了 (F)」ボタンを押す。

テキスト ファイル ウィザード - 3 / 3		?×
区切ったあとの列のデータ形式を選択してください。 「ロ・標準」を選択すると、数字は数値に、日付は日 付形式の値に、その他の値は文字列に変換されま す。	列のデータ形式 ・ G /標準 (G) ・ 文字列(T) ・ 日付(D): YMD ・ 削除する Φ	
データのプレビュー(P)		
File ID SPARK C MEASURE DATA FILE V2.00 Lot ID B05554 Product ID 183-01		
++>te/L	_< 戻る(B) │)汝へ(N) > │ [売了	E)

以上の操作で以下のような EXCEL ファイルが表示される。また、以下の例は測定枚数5枚の場合である。

III - 2.4 - 44

М 122	icrosoft Ex	cel - 8055	54.spdcd				
1	ta ta 22 (ا 🖸 🛍 🕯	10 🙆 🕬	校開結果の返付	言(<u>C</u>) 校開編	「果の差し込み終	冬了 (<u>N</u>) 🖕
Σ	- 🛍 100%	•	AS Pゴシック	• 11	• B /	u ≡ ≡	= 🖬 🦃
8	ファイル(E) 編	謙(E) 表示	☑ 挿入①	書式(2) ツ	リール(T) デ・	-タ(D) ウィント	いつ へルプ
_	K18	-	fx				
	A	В	С	D	E	F	G
1	File ID	SPARK C 1	MEASURE D	ATA FILE	v2.00		
2	Lot ID	B05554					
3	Product ID	183-01					
4	Operator	okutani					
5	File Comm	Lot110913	Cu-Only C	-Cell			
6	Meas Start	########					
7	Meas End	########					
8	Test Table	C:¥Spark¥C	1				
9	Probing File	C:¥Spark¥C	1				
10	X Data Size	254					
11		= Wafer Se	tting =====				
12	Wafer Type	1					
13	Measured \	5					
14	Set Wafer	5					
15	Wafer-1	1	1	17	175s Lot-	110913	
16	Wafer-2	2	1	16	160s		
17	Wafer-3	3	1	15	145s		
18	Wafer-4	4	1	14	130s		
19	Wafer-5	5	1	13	115s		
20	Prober Pro	CASMAT18	3-01				
21	Wafer Size	11.811					
22	ChipSize	21 0 0 0	21 0 0 0				
23	Chip Max	16	16				
24	Coord Orig	1	1				
25	OriFla Dir	180					

次に上記 EXCEL ファイルの measurement deta の内、ウェーハ1 枚分を選択してコ ピーし、次に示すデータ整理用の EXCEL ファイル「濃淡電池の原紙.xls」に貼り付 けることでデータ整理を行う。ここでは濃淡電池 TEG のセンサー部の配線 R1,R2 の 配線抵抗の生データをシート抵抗に換算し、さらにそのシート抵抗をセンサー配線 R1,R2 の膜厚に換算している。ここでデータ整理用の EXCEL ファイル「濃淡電池の 原紙.xls」ではセンサー部の配線厚さを求める手順として、プローバーで実測した センサー部の配線抵抗をシート数(配線長÷配線幅で求めた正方形の個数)で割って 配線のシート抵抗 ρ [Ω] に換算し、さらにそのシート抵抗から配線の膜厚に換算す る。配線の膜厚は t= ρ /r で、ここで r は配線材料の電気抵抗率〔 Ω m〕である。 以上の計算で用いた数値は R1 と R2 のセンサー部の配線長 2321um、配線幅 0.18um からシート数=2321/0.18=12894 個、また Cu 配線の電気抵抗率は 0.000000024 (Ω m)

として配線厚さを算出している。 次に以上の手順で求めたセンサー部の膜厚 R1 と R2 の膜厚差をカレイダグラフを 用いて累積分布プロットすると濃淡電池の効果を可視化できるので評価材料の防食 性能を評価することができる。このグラフは縦軸は累積正規確率分布、横軸はリニ

(2) 濃淡電池の原理による腐食外観観察

アスケールの膜厚差 R1-R2 を示す。

CMP-C2 マスクではチップの右辺に配置された濃淡電池 TEG の原理による外観 評価用のパターンを SEM 観察することで、Cu 腐食の外観 SEM 評価を行う。

6. 測定結果

(1) Cu 濃淡電池 TEG の電特測定による腐食評価

図1に測定結果の一例を示す。図1は CASMAT 標準 Cu スラリーを用いて、バリア メタルが無いCuのみの配線の研磨を行った結果である。また、表1にこの実験で用 いた5枚のウェーハの研磨条件を示す。この実験では5枚のウェーハを用いてCu-C MPの研磨時間を115sec(just) から 130sec, 145sec, 160sec, 175sec の5水準のオーバー

III - 2.4 - 45

ポリッシュ量で研磨し、オートプローバで各ウェーハを16点測定した結果を上記の 手順で整理したものである。図1の左側のグラフはポテンシャルプレートPP1, P P2の配線密度がR1, R2ともに50%で等しい場合を示しており、その膜厚差R2 -R1はオーバーポリッシュ時間に依存せずにR2-R2=0付近に在り、ポテンサル プレートR1とR2の電位が等しいことを意味している。一方、図1の右側のグラフ は左右のポテンシャルプレートの配線密度がPP1=10%、PP2=90%と異な る場合を示しており、オーバーポリッシュが進むほどセンサー部の膜厚差はR2-R 1<0の方向に移動している。これは濃淡電池の作用によりセンサー部の膜厚差がR 2-R1<0の方向に腐食が進行していることを意味している。もしCuスラリーが完 璧な防食性能を有していると仮定すると研磨中のポテンシャルプレートの表面電位は 疎密差にかかわらず常にR2-R1=0となり、スラリーの防食性能が不足すれば不 足するほどR2-R1<0となる。この二つのグラフから新しく開発したCMP-C 2マスクの濃淡電池TEGが狙い通りの機能を発揮していることがわかる。



図1 濃淡電池TEGの実験結果(ポテンシャルプレートの密度差)

表 1	义	1の	実験	の研	磨条(4
-----	---	----	----	----	-----	---

サンプル仕様 1)CMP装置:ChaMP 2)スラリー(標準材) Cu:K03825

#W	Cu-CMP	Barrier-CMP
# 99	@1psi(sec)	@1psi(sec)
1	115(just)	None
2	130	Ť
3	145	↑
4	160	↑
5	175	1

(2) 濃淡電池の原理による腐食外観観察

図2にはCMP-C2TEGチップの右辺に配置されている濃淡電池腐食外観評価パ ターンのSEM写真を示す。ここではサンプル#W3を観察した。当初の狙いどおり濃 淡電池の効果により、Cuイオン濃度が低く腐食しやすい微細配線の先端が腐食してい ることをSEM観察することができた。

$$III - 2.4 - 4.6$$



7. 考察

本評価法はメタル1層配線のみの単純な構造で濃淡電池をエネルギー源としてCu研磨スラリーなどの防食性能を評価可能である。濃淡電池 TEG の長所は腐食評価のための PN 接合(光電池)が不要なので、低コストかつ短時間でCu 配線腐食評価が可能な点にある。その濃淡電池の作用を図3 で説明する。図3の左右のポテンシャルプレートの配線密度は PP1<50%(R1、R2) <PP2 なので、濃淡電池の原理により R1 は研磨が抑制され、R2 は研磨が加速され、その結果、研摩後のセンサーの膜厚は R1>R2 となる。この濃淡電池の効果による R1>R2 の度合いは、スラリーの防食性能が不足すると差が大きくなる、一方、スラリーの防食性能が高く Cu 配線密度に依存せずに Cu 研磨表面の電位を一定に保てれば R1 と R2 は等しい値に接近し、さらに防食性能が完璧な場合には R1=R2 になる。



III - 2.4 - 47

8.課題

特になし

9. 関連報告

1) CASMAT-Ⅲ 技術情報B-H22-6048 「第 15 回研究成果報告会 Cu-CMP における配線腐食 の定量的評価技術の開発」

2) CASMAT-III 技術情報 B - H 2 2 - 6 0 21 「第 14 回研究成果報告会 C u - C M P 濃淡電池効果評価 T E G の 開発」

10. その他

特になし

以 上

材料評価基準

1. 評価対象材料名

バッファーコート (BC) 材料

2.評価の目的

シェア試験による密着性の評価方法は、パターンを側面からシェアし、下地界面との間 に働く最大せん断応力(剥離強度)を測定する手法である。 剥離強度はパターンの接着面積に比例して大きくなる。その比例定数は材料固有のもの であり、その値から密着力を見積もることができる。 またフリップチップでは基板とチップの熱応力により膜界面等での剥離が発生することが 知られており、シェア試験により測定する力がこれに類似していることもメリットである。 そこで再配線フリップチップ型におけるBC界面(本報告ではCuTi/BC)密着力の向上、 もしくは低下原因の解明を目的とし、BCの表面処理(O₂アッシング、Arプラズマ)を変 えて密着性評価を行った。

3. 評価項目

バッファーコート(BC)表面処理によるCuTi/BC密着性評価

4. 試料作製手順

4.1 使用装置

コーター	CLEAN TRACK ACT12PI(東京エレクトロン(株) 製)
デベロッパー	同上
ファーネス	VF-1000B(光洋サーモシステム(株)製)
アッシング装置	芝浦メカトロニクス製 ICE300
PVD	ENDURA CL(Applied Materials社製)
Cuめっき装置	MA-CU01(日立協和エンジニアリング(株)製)
Cuエッチャ	AWE-1203S(ジャパンクリエイト(株)製)
Tiエッチャ	MP-3000(大日本スクリーン製造(株)製)

4.2 作**製**方法

CuTi/BC密着性評価のプロセスフロー26754からの変更点のみを記載する。 (1)O₂アッシング条件有りの場合:O2:250sccm、Temp.:25℃、Time:条件表に記入

RF(Top/Bottom): 0/3 0 0W, 3 0 Pa

(2)シードCu/Ti成膜前のArスパッタ有り、無しを検討

(3)Cuメッキ 9.5分 約4um (シード銅と合わせてCuパターン高さ約4.2um)

III - 2.4 - 4.9

5. 評価方法

5.1 使用装置

シェア試験万能型ボンドテスター4000 (デイジ社製)ウェーハ吸着式ステージ装着SEM観察走査電子顕微鏡S-4800 ((株)日立ハイテクノロジーズ製)

5.2 シェア試験方法

試験方法は材料評価	基準書3009を参照のこと。	4.2um(パターン高さ)
測定条件		Ti Cu
ロードセル	BS250(上限250gのもの)	► BC+_7
テストスピード	10 um/sec	10µm∕sec _{Si}
テスト高さ	1.5um(下地からツール先端までの高さ	の設定値)
ツール幅	150um(SHR-062-0150)	

Φ(パターン直径)

6. 評価結果と考察

6.1 CuTi/BC密着力測定(D11011)

D11011を用いてBC表面Arプラズマ処理、O₂アッシングのCuTi/BC密着力影響評価を行った。 CuTiパターン面積を変化させたパターンにおいて試験を行い面積と最大荷重のグラフを 作製し、このグラフの傾きを密着力とした。1つのパターン面積に対してN=10で測定 したところ再現性のよい最大荷重が測定出来、またパターン面積が300~1000µm² にて原点付近を通る良好な直線性を示した(図1)。図1より絶縁膜形成後にO₂アッシング処理 を行いTi、Cuの成膜を行った場合に密着力は変化ぜず、Ti、Cu成膜前にArプラズマ処理を行 った場合にはArプラズマ処理を行うことにより無しの約65MPaに比べて、125MPaまで密着力 が向上した。



図1.BC表面処理によるCuTi/BC密着性評価(D11011)

III - 2.4 - 50

6.2 CuTi/BC密着力測定(D11015、28)

次にD11015、28を用いてBC表面Arプラズマ処理の有り、無しにてCuTi/BC密着力評価を行った。 D11015、D11028共にArプラズマすることにより密着力が約65MPaから約120MPaに密着力が向上 することが確認された。



図2.BC表面処理によるCuTi/BC密着性評価(D11015)



図3.BC表面処理によるCuTi/BC密着性評価(D11028)

6.3 シェア試験後の剥離、破壊箇所SEM観察

シェア試験後の剥離破壊箇所をSEM観察にて行ったところ、材料によらずArプラズマ処理無しでは CuTi/BC界面で剥離が起こっていた。またD11011についてはO2アッシング処理15秒、60秒にても Arプラズマ無しでは同様にCuTi/BC界面で剥離していた。これに対してArプラズマ処理を行うと 下層のBC破壊が起こった後に、CuTi/BC界面全面にて剥離が起こっていた。

02アッシング	無し	15sec	60sec	15sec	15sec
Arプラズマ	無し	無し	無し	10sec	20sec
D11011	and the second s	LEG DOMENDING MARK	0	LEVIDING IN THE STATE	1971m - 08 107 Abr
D11015				No demonstration of the	111/101/2011/101
D11028		188 Minut 20 100			
破壊·剥離箇所		CuTi/BC界面剥離	×	下層8 ⇒ CuTi/E	。 C破壊 3C界面剥離

図4.シェア試験後の剥離、破壊箇所SEM観察

6.4 環境試験によるCuTi/BC密着性評価影響

BC表面処理無しの場合、密着力は65→90~100MPa程度まで上昇し、Arプラズマ処理を加えると 110→100MPa程度まで低下するが剥離界面、剥離箇所は変わらない。D11011,15、28ともに同様 の傾向であった。 各表面処理条件において、85℃85%500時間後にても密着力は大幅に低下する ことなく良好であることが確認された。





7.残された課題

特になし。

8. 関連報告

技術情報B-H22-8006「第14回研究成果報告会 バッファーコート表面処理によるCuTiBC_BCBC密着性評価」 技術情報B-H22-8014「CuTi/BC密着性評価 (環境試験による影響)」

9. その他

特になし。

10.データベース

特になし。

材料評価基準

1. 評価対象材料名

バッファーコート (BC) 材料

2. 評価の目的

BC材料の単膜での耐圧は4~5MV/cm以上ある。

一方で狭間隔化を行った櫛パターンによる配線間耐圧を測定したところ1.6~1.8MV/cm 程度であり、単膜での5MV/cmにとなり比べてかなり低い値であることが確認された。 配線間の耐圧低下原因として1層目のBC材料表面のチタンや銅の金属が多く残存して いるのではないかと考察し、今回BC上の金属汚染評価を行った。

3. 評価項目

再配線工程におけるBC材料上の金属汚染評価

4. 試料作製手順

4.1 使用装置

コーター	CLEAN TRACK ACT12PI(東京エレクトロン(株)製
デベロッパー	同上
ファーネス	VF-1000B(光洋サーモシステム(株)製)
アッシング装置	芝浦メカトロニクス製 ICE300
PVD	ENDURA CL(Applied Materials社製)
Cuめっき装置	MA-CU01(日立協和エンジニアリング(株)製)
Cuエッチャ	AWE-1203S(ジャパンクリエイト(株)製)
Tiエッチャ	MP-3000(大日本スクリーン製造(株)製)

4.2 金属汚染測定用サンプル作製方法

今回は単膜にてBC(D11015)上に、チタン、シード銅をPVDにスパッタを行い、これを銅 エッチング、チタンエッチングを行い金属汚染測定用サンプルを作製した。(図1)さらに 金属汚染を取り除くことを目的とし測定した**ウェーハ**をアッシング、洗浄して再度測定を 行った。



図1.金属汚染測定用サンプル作製

4.3 イオンマイグレーション用サンプル作製 プロセスフローに従いイオンマイグレーション用TEGを作製した。

5. 評価方法

5.1 使用装置

金属汚染測定	全反射蛍光X線測定(TXRF 300:(株)リガク)
イオンマイグレーション評価	イオンマイグレーション評価システム (AMI-025PL:エスペック(株)製
	HASTチャンバー (EHS-221MD : エスペック(株)製)

5.2 全反射蛍光X線測定

 試料基板 Si-Wafer
 試料投入モード ノッチサーチ
 マッピング 5p-300 (5点測定しての平均値)
 分析条件 グループ mat·mt
 B2·100at:W-Lb、入射0.090deg、アッテネータ 測定100sec 測定方向39deg IN 6. 評価結果と考察

6.1 チタンエッチング後の蛍光X線測定による金属汚染評価

Cuエッチング残渣が金属汚染に影響を与えるか評価するため、Cuエッチング時間を30秒、50秒、150秒(標準)で行った後、チタンエッチング60秒(標準)で行い、蛍光X線測定したところCuのエッチング時間によらずチタンが10E+14Atom/cm²、銅が10E+13Atom/cm²と高い値で検出された。(図2)これは従来の標準条件にてエッチング行っても配線間に高い値で金属汚染が残っていることを示唆している。



----- 蛍光X線測定での測定下限値

図2. チタンエッチング後の蛍光X線測定による金属汚染評価

6.2 アッシング後の蛍光X線測定による金属汚染評価

さらにO₂アッシング処理を条件2種類(Top電圧/Bottm電圧=0W/300W、4000W/150W)にて 行い蛍光X線測定による金属汚染評価を行った。(図3)しかしながらチタン、銅の値ともに O₂アッシング前とほぼ変化は見られなかった。



 アッシング条件①(新条件) RF:0W/300W、30Pa。O2:250sccm、25°C、60sec
 アッシング条件②(従来のアッシング条件) RF:4000W/150W、3.5Pa。O2:200sccm、25°C、20sec

図3. アッシング後の蛍光X線測定による金属汚染評価

6.3 アッシング後の蛍光X線測定による金属汚染評価

O₂アッシングを行ったのちにさらに洗浄(チタンエッチング条件:0.5wt%HF 60秒)を 行い蛍光X線測定による金属汚染評価を行った。(図4)その結果チタン、銅共に測定 検出限界付近の10E+10~10E+11Atom/cm²まで低下した。このことによりBC上に銅 での再配線形成後(チタンエッチング後)にO₂アッシング、再度のチタンエッチング(洗浄) を行うことにより金属汚染を低下させることが可能であった。



図4. 洗浄後の蛍光X線測定による金属汚染評価

6.4 金属汚染とイオンマイグレーション評価

プロセスフロー26751 に従いイオンマイグレーション用TEGを作製し、イオンマイグレーション評価を行った。 従来の標準プロセスにおいて寿命は~8.6時間であったが、金属汚染を低減したアッシング後洗浄有りの 条件においては150時間以上に長寿命化した。



図5.イオンマイグレーション評価 BC材料:D11015、評価条件:135℃/85%、配線間隔10um、印加電圧50V

6.5 考察

従来の標準条件ではBC上にCuやTiなどの金属汚染物が残っており、イオンマイグレーション評価 に影響を与え、寿命が短く評価されていたと考えられる。つまり材料だけでなくプロセス要因も寿命 に影響を与えてしまっている。今後イオンマイグレーション評価を行う場合はエッチング後にアッシ ング、洗浄を行い、プロセス要因を出来るだけ省いて評価することが好ましいと考えられる。

7.残された課題

なし

8. 関連報告

技術情報B-H21-8020 「BC/BC界面の金属汚染とイオンマイグレーション評価」

9. その他

特になし。

10.データベース

特になし。

材料評価基準

- 1. 評価対象材料名 バッファーコート(BC)材料
- 2. 評価の目的 チップ実装、TCサイクル試験時にFC-BGAパッケージは、チップと基板の熱膨張係数差 に起因してハンダバンプ近傍に応力が集中することが知られている。この際、ハンダバンプ にはせん断応力および垂直応力が加わっている。今回はBC種およびBC厚を変えた場合、チップにせん断応力が加わった時の剥離、破壊箇所を調べるため、バンプシェア試験を 行なった。
- 3. 評価項目 大型FC-BGA(C4)チップのバンプシェア試験強度評価

4. 試料作製手順

4.1 使用装置

コーター	CLEAN TRACK ACT12(東京エレクトロン)
デベロッパー	同上
露光	FPA5500iZ+(キヤノン)
ファーネス	VF-1000B(光洋サーモシステム)
アッシング	ICE300(芝浦メカトロニクス)
UBMめっき	JX日鉱日石金属(株)にて加工
バンプ形成	ミナミ(株)にて加工

4.2 作**製**方法

プロセスフロー36514に従って、BC層を形成し、UBM、ボール搭載、リフローを 行なって、下記図1のようなバンプつきチップを作**製**した。



図1.本実験で用いたバンプシェア試験用サンプルの構造図

5. 評価方法

5.1 使用装置

シェア試験	万能型ボンドテスター4000(デイジ社)
シェア後の観察	走査電子顕微鏡S-4800(日立ハイテクノロジーズ)

5.2 シェア試験方法

試験方法は材料評価基	基準書3009を参照のこと。
測定条件	
ロードセル	BS250 (上限250gのもの)
テストスピード	10 μ m/sec
テスト高さ	1.5µm(下地からツール先端までの高さの設定値)
ツール幅	150μ m (SHR-062-0150)

5.3 評価したBCの膜厚、物性値

	キュア温度	弾性率	CTE	応力	評価した膜厚		j F
材料コード	°C	GPa	ppm	MPa		μm	
D11028	320	2.3	45 - 55	32	2.5	6.5	11.5
D11093	200	1.9	45-55	24		6.5	10.5

6. 評価結果

6.1 シェア試験結果

各BCを成膜したチップの最大シェア強度結果を図2に、シェア後の観察結果を図3に示す。 図3よりシェア後破壊面はD11028, D11093ともにバンプの内部破壊であり、下地(Low-k膜) の剥離は観測されなかった。BC膜厚を変えた場合も同様の結果であった。

バンプ内部破壊を発生させる最大シェア強度は30-40mNの幅があるが、同じ膜厚で比較した場合、D11028(6.5µm厚)がD11093(6.5µm厚)より大きかった。また同じBCで比較した場合、D11028では11.5µm厚が最も大きく、2.5µm厚が最も小さかった。D11093も10.5µm厚が 6.5µm厚よりも最大シェア強度が大きかった。



図2. BC厚、BC種違いFC-BGAチップの最大シェア強度*各水準18チップ(1チップあたり10バンプの平均値)の測定結果



(a)シェア試験前



(b)シェア後; D11028(6.5µm厚)

図3.シェア後の観察結果



(b)シェア後; D11093(6.5µm厚)

6.2 バンプシェア試験結果の考察

BC厚、BC種を変えて作製したバンプつきチップは、シェア荷重に対するバンプ内部破壊強度差が 見られた。膜厚が厚いとその強度が高いことから、シェア荷重に対してBCの反発はバンプを覆う面積の 大きい厚膜ほど大きいためと考える。BCの反発が大きい点からD11093よりもD11028が高強度となるのは 弾性率がD11093(1.9GPa)よりD11028(2.3GPa)が大きいためと考えられる。チップ実装、TCサイクル試験 のFC-BGAがバンプ内部破壊に起因する断線不良を起こす場合、BCを厚膜にし、さらに高弾性材料を 選ぶことが断線軽減に有効であると判断できる。

7.残された課題

BC厚、BC種を変えて作製したFC-BGAのチップ実装、TCサイクル試験時の不良箇所、モードを 検証し、本試験との相関を比較すること。

8. 関連報告

技術情報B·H22-8016「第15回研究成果報告会 新規後工程パッケージTEGを用いたBC材料評価」

- 9. その他 特になし。
- 10. データーベース 特になし。

FEOL T3基準仕様書/p-SiOC

No	区分	工程	装置	レシピ		
0	ロット編成	T3 SiCデポ完ウェーハ使用のこと				
1	M1-SiOCデポ	p-SiOC テ ゙ポ	PRODUCER	BD100nmRF500W		
2	M1-CAPデポ	二周波p-SiOデポ	PRODUCER	DSiO60T300L140		
3	M1リン	BARC/レジスト塗布	ACT12(ArF)	IL-PA200BA65		
		露光	FPA-6000AS4	CAST-T3/M1		
		PEB現像/ポストベーク	ACT12(ArF)	IL-PA200BA65		
		寸法確認	S9360#1	CAST-T3/001-M1-1pt3sht		
		合わせ検査	LA-300	CAST-T3/M1		
4	M1ドライ	BARC/SiO	Tolius-SCCM	CAST T1 M1		
		/SiOC/SiCエッチ	Telius-SCCIVI			
		アッシンク゛	ICE/CDE300	Lowk45_300s		
		寸法検査	S9380#2	CAST-T3/001ASH-M1-1pt3sht		
5	M1洗浄	ポリマー除去	SR-3000	411		
6	M1デポ	TaN/Ta/Cuスパッタ	Endura	10NM,10NM,60NM		
		Cuメッキ	Slim Cell	B0.60UM-I-A		
7	M1-CMP	Cu-CMP/	ChaMP	C-CMP4-M1-STD		
		剥離検査	金顕			
8	Via-SiCNデポ	p-SiCN テ ゙ポ	PRODUCER	BLOK 30nm nonNH3		
9	Via-SiOCデポ	p-SiOCデポ	PRODUCER	BD100nmRF500W		
10	M2-SiCNデポ	p-SiCN テ ゙ポ	PRODUCER	BLOK 30nm nonNH3		
11	M2-SiOCデポ	p-SiOCデポ	PRODUCER	BD100nmRF500W		
12	M2-CAPデポ	二周波p-SiOデポ	PRODUCER	DSiO60T300L140		
13	Viaリン	BARC/レジスト塗布	ACT12(ArF)	IL-PG300BA65		
		露光	FPA-6000AS4	CAST-T3/V1		
		PEB現像/ポストベーク	ACT12(ArF)	IL-PG300BA65		
		寸法確認	S9360#1	CAST-T3/002-V1-1pt3sht		
		合わせ検査	LA-300	CAST-T3/V1		
牜	寺記事項					

14	DD-Viaŀ⁺ ライ	BARC/SiO /SiOC/SiCNエッチ	Telius-SCCM	BD100_DDV60
		アッシンク [*]	ICE/CDE300	Lowk45_300s
		寸法検査	S9380#2	CAST-T3/002ASH-V1-1pt3sht
15	DD-Via洗浄	ポリマー除去	SR-3000	411
16	DD-M2リン	BARC/レジスト塗布	ACT12(ArF)	IL-PA200BA65
		露光	FPA-6000AS4	CAST-T3/M2
		PEB現像/ポストベーク	ACT12(ArF)	IL-PA200BA65
		寸法確認	S9360#1	CAST-T3/003-M2-1pt3sht
		合わせ検査	LA-300	CAST-T3/M2
17	DD-M2ドライ	BARC/SiO/SiOCェッチ	Telius-SCCM	M2_SiOC_100
		アッシンク゛	ICE/CDE300	Lowk90_300s
		寸法検査	S9380#2	CAST-T3/003ASH-M2-1pt3sht
18	DD-M2洗浄	ポリマー除去	SR-3000	411
19	M2デポ	TaN/Ta/Cuスパッタ	Endura	10NM,10NM,60NM
		Cuメッキ	Slim Cell	B0.60UM-I-A
20	M2-CMP	Cu-CMP/	ChaMP	C-CMP4-M1-STD
		剥離検査	金顕	
21	PROテ [*] ポ	p-SiCN テ ゙ポ		BLOK 30nm nonNH3
		p-SiOデポ	INODUCEN	SiO 500nm
22	PROホト	レジスト塗布	ACT12(ArF用)	P-PFI38-1um
		露光	FPA5500iZ	CAST-T3/PRO
		PEB現像/ポストベーク	ACT12(ArF用)	EX-Local-SH
		合わせ検査	金顕	
牛	寺記 事 項			

23	PROŀ ライ	SiOエッチ	Telius-SCCM	SiO_500_PRO_2
		アッシンク゛	ICE/CDE300	3M01
		SiCNエッチ	Telius-SCCM	SiCN50_PROST
24	PRO洗浄	ポリマー除去	SR-3000	411
25	M3-AL デポ	Ti-Alスパッタ	Endura	CH-F:30S TI, AL
26	M3-AL	レジスト塗布	ACT12(ArF用)	P-PFI38-1um
		露光	FPA5500iZ	CAST-T3/PAD
		PEB現像/ポストベーク	ACT12(ArF用)	EX-Local-SH150
		合わせ検査	金顕	
27	M3-AL ェッチ	ΑLウェットエッチ	ΑLウェットエッチ	τ −ド5, No.3
		ΤΙウェットエッチ	MP-3000	123
		アッシンク゛	ICE/CDE300	AL IR REM
28	M3-AL洗浄	ポリマー除去	SR-3000	411
29	PV デポ	p-SiCN テ ゙ポ		BLOK 30nm nonNH3
		p-SiNデポ	FRODUCER	SiN 500nm
30	PV ホト	レジスト塗布	ACT12(ArF用)	P-PFI38-1um
		露光	FPA5500iZ	CAST-T3/PV
		PEB現像/ポストベーク	ACT12(ArF用)	EX-Local-SH
		合わせ検査	金顕	
31	PVŀ [*] ライ	SiN/SiCNエッチ	Telius-SCCM	SiN-500-PV
		アッシンク゛	ICE/CDE300	3M01
32	PV洗浄	ポリマー除去	SR-3000	411
33	N271	N27=-1/	ALPHA-303-C	SB-04
34	電気測定	プローバー測定	プロ− <i>ハ</i> ゙−C	
	完成	払い出し		
牜	寺記事項			

No	区分	エー程	装置	概要
0	ロット編成			
1	BC塗布	塗布・プリベーク	ACT12(PI用)	各BC材料推奨条件
2	BC露光	露光	FPA5500iZ	CAST-PKG1/CASMAT252
3	BC現像	現像	ACT12(PI用)	各BC材料推奨条件
4	BCキュア	キュア	VF-1000B	各BC材料推奨条件
5	アッシング	アッシング	ICE300	C-30PA-15Sを5sに変更
6	<u> ハ゛リア/シート゛テ゛ホ゜</u>	Ti–Cuスパッタ	Endura CL	TI-CU
7	レジスト塗布	塗布・プリベーク	ACT12(PI用)	C-P-W1000PM2
0	しいごフトキト	露光	FPA5500iZ	CAST-T3/T3-CMR1-01
0		現像	ACT12(PI用)	D-P-W1000-NON
9	レジストアッシング	アッシンク゛	ICE300	O2_15s.RCP
10	Cuめっき	めっき	ECP_Cuメッキ	CAS-246/C246-4.2µ m
11	レジスト剥離	ウェット剥離	ACT12(PI用)	P-LA900-RE-NEW
12	アッシンク゛	アッシンク゛	ICE300	PC1_REM_0W60s.RCP
13	Cuアニール	アニール	VF-1000B	F0203_01
14	Cuエッチ	ウェットエッチ	AWE-1203S	モード2/レシピ1、150sに変更
15	Tiエッチ	ウェットエッチ	MP-3000	403
16	アッシング	アッシング	I CE300	O2_15s.RCP
17	乾燥	乾燥	VF-1000B	F0203_01
18	BC2層目塗布	塗布・プリベーク	ACT12(PI用)	各BC材料推奨条件
10	BC#L	露光	FPA5500iZ	CAST-T2/CASMAT247
19		現像	ACT12(PI用)	各BC材料推奨条件
20	BC‡17	+17	VF-1000B	各BC材料推奨条件
21	払出			

再配線プロセス基準仕様書

材料評価基準書「CMP-C2マスク説明書」

1. CMP-C2 マスクの目的

本マスク(CMP-C2)の目的は Cu-CMP の半導体関連材料(CMP スラリー、CMP 後洗浄 液、CMP パッドなど)の Cu 配線の腐食性能と多層配線の平坦性評価である。本マスクでは1 枚のマスクに「腐食評価TEG」と「平坦性評価TEG」の二種類の TEG を搭載している。

2. マスク構成と各マスクの仕様

- ・マスクセット名称: CMP-C2(本マスク)と CMP-4(既存)
- ・マスクセットの使用方法

腐食評価の場合は CMP-C2 を単層配線で使用する。

平坦性評価の場合は配線 1 層目に CMP-4 マスク(既存マスク)、配線 2 層目に CMP-C2 マスク(本マスク)の2層配線構造で使用する。

表1. マスクまとめ

	(gds レイヤー番	マスク仕様			
適用層名	号,	レチクル材	ウェーハ上寸法	ウェーハ上位置	
	データタイプ)		公差	精度	
CMP-4 (M1)	(1, 0)	ハーフトーン	Anm N.T	Anm NT	
(既存マスク)	(1, 0)			411111 以	
CMP-C2	(2, 0)	以 (十川)			
(本マスク)	(2, 0)	×1,,,,–			

3. 本マスクによる試料の基本的断面構造



図1. Cu/Low-k 1層配線断面図(濃淡電池腐食評価の場合)

III - 2.4 - 6.8



図 2. Cu/Low-k 2 層配線断面図 (CMP 平坦性評価の場合)

4. マスク合わせ方式(合わせターゲット座標など)

露光機はArFスキャナー(FPA-6000AS4 CANON)を使用する。 表 2 に露光機用合わ せマークを示す。 露光機用合わせマークには図 3 に示すプリアライメント用と図4に示すファイ ンアライメント用があり、共に CANON 推奨マークを使用した。CMP-C2 では CMP-4 の M1 層とまったく同じプリアライメントマークとファインアライメントマークの 2 種類を配置し、その位置 座標を表 3、表 4 に示す。

表2. 露光機用合わせマーク

海田屋夕	露光装置	マスク仕様		
過 用 眉 石		プリアラインメント	ファインアライメント	
CMP-4 (M1)	ArF	0	0	
CMP-C2	ArF	0	0	





図3. プリアライメントマーク





这田屋夕	X 方向		
週用唐名	X(mm)	Y(mm)	
CMP-4 (M1)	0	-10.45	
CMP-C2	0	-10.45	

表3 プリアライメントマークの座標(原点はレチクル中心)

プリアライメントマークとは理想位置からどれくらいずれているかを検出し、ウェーハの回転や 位置調整によってそのズレを補正するものである。

~ 田 园 夕	X 方向		Y方向	
週	X(mm)	Y(mm)	X(mm)	Y(mm)
CMP-4 (M1)	7.34	-10.45	-10.45	7.34
CMP-C2	7.34	-10.45	-10.45	7.34

表 4. 露光用ファインアライメントマーク座標(原点はレチクル中心)

5. レイアウトルールとダミーパターン

本マスクは TEG 評価専用マスクであるため、一般的な製品のようなレイアウトルールはない。 しかし、レイアウトルール無しでパターン設計を行った場合、過度なディッシング、エロージョン や解像不良、レジスト倒れなどにより、周辺パターンに大きな影響を与える恐れがある。そこで 本マスクでは以下の最低限のレイアウトルールを設定した。

(1)線幅に関するレイアウトルール

・最小線幅:180nm(本マスクはバイナリーマスクのため最小線幅を180nmとした)

・最大線幅:100um

本パターンはコンピュータプログラムにより自動生成した。 パターンの疎密差に起因する過 度なディッシッグ、エロージョンの発生を防ぐため、本来の TEG パターンの余白部には、図5に 示す 0.8μ m x 0.8μ mの正方形のダミーパターンを 1.8μ mピッチで敷き詰めた。また、TEG パターンとダミーパターンの境界部では TEG パターンよりも 1μ m 大きな領域を仮想し、その仮 想領域と干渉するダミーを削除する仕様とした。本ダミーのパターン密度は $(0.8 \mu$ m / 1.8μ m) 2 = 20%である。また、ダミーを故意に抜いた TEG については、後述するパッドブロック 座標一覧表にダミーの有無を明記している。



図5 CMP ダミーパターンと配線パターン

6. CMP-C2 マスクのフロアプラン

図6にCMP-C2マスクのフロアプランを示す。図6CADデータファイルを画面キャプチャーし、濃淡電池 TEG は青枠で囲み、平坦性評価 TEG は緑枠で囲んだ。



図6 CMP-C2 マスクのフロアプラン

7. 濃淡電池 TEG

図7は CMP-C2 マスクの濃淡電池 TEG 部分のレイアウトを示したもので、CAD データ画像 をキャプチャーし各濃淡電池 TEG パターンを黒線枠で囲み、略称を表す文字を重ねた。赤 いパターンは CMP-C2 マスクで形成する M1 パターンを表している。A から N までは各 3 個 ずつパターンがあり、それぞれのパターンの 1 と 2 はダミーパターンあり、3 はダミーパーンなし としている。また、O1,O2,P1 はポテンシャルプレートを離した 3 倍パターンである。

また、チップの右辺には正方形の大きなパッドに線幅0.2umの配線を接続した腐食外観観 察パターンを設けた。



図7. CMP-C2 マスク上の濃淡電池 TEG

図8に濃淡電池 TEG パターンの模式図を示す。濃淡電池 TEG は一区画 2260um x 2300um で左側にポテンシャルプレート1を配置し、右側にポテンシャルプレート2を配置した。そのポテンシャルプレートはそれぞれ中央の一対の配線R1, R2(腐食評価センサー)にジャンパー線で接続されている。また、R1, R2は配線幅の寸法バラツキを防ぐため、R1、R の左右に8本ずつダミー配線を設けた。



図 8. 濃淡電池 TEG の模式図

表5には濃淡電池 TEG の一覧表を示したもので、TEG の仕様(センサーのポテンシャルプ レートの線幅、線間隔、ダミー有無)とパッドブロックの位置座標を載せている。

表 5. 濃淡電池 TEG のパッドブロック位置座標一覧表

No.	素子名	Dummy	X-cord (um)	Y-Cord (um)	Potential Plate1	Potential Plate2	Sensor	Pad番号				測定部位	配線長 (mm)
1	A1	あり	2260	0	0.18/0.18	0.18/0.18	0.18/0.18	9	10	11	12	R1	2.519
2	A2	あり	18080	0				13	14	15	16	R2	2.519
3	A3	なし	4520	2300				1	2	3	4	PP1	1.444
4								21	22	23	24	PP2	1.444
5								5	6	7	8	R1の左	2.553
6								17	18	19	20	R2の右	2.553
7	B1	あり	6780	2300	3/3	0.18/0.18	0.18/0.18	9	10	11	12	R1	2.519
8	B2	あり	9040	2300				13	14	15	16	R2	2.519
9	B3	なし	11300	2300				1	2	3	4	PP1	1.444
10								21	22	23	24	PP2	1.444
11								5	6	7	8	R1の左	2.553
12								17	18	19	20	R2の右	2.553
13	C1	あり	2260	4600	5/5	0.18/0.18	0.18/0.18	9	10	11	12	R1	2.519
14	C2	あり	4520	4600				13	14	15	16	R2	2.519
15	C3	なし	6780	4600				1	2	3	4	PP1	1.444
16								21	22	23	24	PP2	1.444
17								5	6	7	8	R1の左	2.553
18		5 0		1000	0 1 0 10 70			17	18	19	20	R2の石	2.553
19	D1	あり	9040	4600	0.18/0.72	0.18/0.18	0.18/0.18	9	10	11	12	R1	2.519
20	D2	あり	11300	4600	20%			13	14	15	16	R2	2.519
21	D3	なし	13560	4600				1	2	3	4	PP1	1.444
22								21	22	23	24	PP2	1.444
23								5	6	/	8	R1の左	2.553
24	F 1	+1	10000	4000	0.10/1.00	0.10/0.10	0.10/0.10	17	18	19	20	R200石	2.553
25	EI	めり	18080	4600	0.18/1.62	0.18/0.18	0.18/0.18	9	10	11	12	RI	2.519
20	EZ	めり	0	6900	10%			13	14	15	10	RZ	2.519
27	E3	ふし	2260	6900				01	2	ა იე	4	PP1	1.444
28								21	22	23	24 0		1.444
29								- 3 17	10	/	0 20		2.553
30	E1	あい	13560	6900	018/072	0 72 /0 18	018/018	0	10	19	12		2.533
32	F2	あり	18080	6900	20%	80%	0.10/ 0.10	13	14	15	16	R2	2.519
33	F3	なし.	0	9200	20/0	00,0		1	2	3	4	PP1	1 444
34		0.0						21	- 22	23	. 24	PP2	1 4 4 4
35								5	6	7	8	R1の左	2 553
36								17	18	19	20	R2の右	2.553
37	G1	あり	2260	9200	0.18/1.62	1.62/0.18	0.18/0.18	9	10	11	12	R1	2.519
38	G2	あり	4520	9200	10%	90%		13	14	15	16	R2	2.519
39	G3	なし	6780	9200				1	2	3	4	PP1	1.444
40								21	22	23	24	PP2	1.444
41								5	6	7	8	R1の左	2.553
42								17	18	19	20	R2の右	2.553
43	H1	あり	9040	9200	0.18/0.18	0.18/0.18	0.72/0.18	9	10	11	12	R1	2.519
44	H2	あり	13560	9200	1			13	14	15	16	R2	2.519
45	H3	なし	15820	9200				1	2	3	4	PP1	1.444
46								21	22	23	24	PP2	1.444
47								5	6	7	8	R1の左	2.553
48								17	18	19	20	R2の右	2.553

表5の続き

No.	素子名	Dummy	X-cord	Y-Cord	Potential	Potential	Sensor	Pad番号				測定部位	配線長 (mm)
40	11	あい	(um)	(um)	Plate I	Plate2	0 72 /0 19	0	10	11	12	D1	2 5 1 0
50	11	あい	0	11500	3/ 3	0.10/ 0.10	0.72/0.10	12	14	15	16		2.519
51	12	から ナミレ	2260	11500				13	14	2	10	DD1	2.519
52	15	ふし	2200	11300				21	2	23	4		1.444
52								5	6	23	24		2 552
54								17	10	/	0 20		2.553
55	11	あい	15020	11500	5/5	010/010	0 72 /0 19	0	10	13	12		2.553
55	01	ありり	19020	11500	J/ J	0.10/ 0.10	0.72/0.10	9 12	10	15	16		2.519
57	J2 12	かり ナミレ	16060	12200				13	14	2	10		2.519
57		ふし	4320	13800				21	2	3 22	4		1.444
50								Z1 5	22	23	24 0		1.444
09								- 17	10	/	0		2.553
61	1/1	±11	6700	12000	0 10 /0 70	010/010	0 70 /0 10	17	10	19	20		2.003
60	KI K2	めり	0/80	13800	0.18/0.72	0.18/0.18	0.72/0.18	9	10	11	12	RI	2.519
62	K2	めり	9040	13800	20%			13	14	10	10		2.319
63	K3	ふし	11300	13800				1	2 00	3	4	PPI	1.444
04								21	22	Z3	24		1.444
65								5	0	/	8		2.553
00	1.1	±11	10500	10000	0.10/1.00	010/010	0.70 /0.10	17	18	19	20		2.003
67	LI	めり	13060	13800	0.18/1.02	0.18/0.18	0.72/0.18	9	10	11	12	RI	2.519
68		めり	15820	13800	10%			13	14	15	16	R2	2.519
69	L3	なし	18080	13800				1	2	3	4	PP1	1.444
70								21	22	23	24	PP2	1.444
/1								5	6	/	8	R1の左	2.553
72		+11	0700	10100	0.40 /0.70	0.70 (0.40	0 70 /0 10	1/	18	19	20	R2の石	2.553
/3	M1	あり	6/80	16100	0.18/0./2	0./2/0.18	0./2/0.18	9	10	11	12	R1	2.519
/4	M2	あり	9040	16100	20%	80%		13	14	15	16	R2	2.519
75	M3	なし	11300	16100				1	2	3	4	PP1	1.444
76								21	22	23	24	PP2	1.444
77								5	6	7	8	R1の左	2.553
78								17	18	19	20	R2の右	2.553
79	N1	あり	13560	16100	0.18/1.62	1.62/0.18	0.72/0.18	9	10	11	12	R1	2.519
80	N2	あり	15820	16100	10%	90%		13	14	15	16	R2	2.519
81	N3	なし	18080	16100				1	2	3	4	PP1	1.444
82								21	22	23	24	PP2	1.444
83								5	6	7	8	R1の左	2.553
84								17	18	19	20	R2の右	2.553
85	01 3倍ハターン	あり	15820	2300	0.18/0.72	0.72/0.18	0.18/0.18	9	10	11	12	R1	2.519
86	O2 3倍ハターン	なし	13560	18400	20%	80%		13	14	15	16	R2	2.519
87								1	2	3	4	PP1	1.444
88								21	22	23	24	PP2	1.444
89								5	6	7	8	R1の左	2.553
90								17	18	19	20	R2の右	2.553
91	P1 3倍パターン	あり	9040	18400	0.18/0.72	0.72/0.18	0.72/0.18	9	10	11	12	R1	2.519
92					20%	80%		13	14	15	16	R2	2.519
93								1	2	3	4	PP1	1.444
94								21	22	23	24	PP2	1.444
95								5	6	7	8	R1の左	2.553
96								17	18	19	20	R2の右	2.553

8. 平坦性評価 TEG

図9は平坦性評価 TEG のフロアプランを示すもので、CAD データ画像をキャプチャーし、 各 TEG パターンの略称 (M1 層の CMP-4 の配線線幅/スペース幅(μ m)とダミー有りは D、 ダミー無しは ND)を表す文字を半透明化して重ねた。図 9 の緑のパターンは M1 層の CMP-4 パターン(黒枠の部分)で、赤は M2 層の CMP-C2 パターンを表す。



図9. M1 層 CMP-4 / M2 層 CMP-C2 2 層配線パターン

図 10はM1層 CMP-4(紫) / M2層 CMP-C2(緑)の平坦性評価 TEG の模式図である。 図10は M1 層の L/S パターン領域が横幅 0.5mm x 縦幅 2mm の二つの場合を図示して いるが、図 9 で見られるように CMP-4の M1 では線幅が 5um 以上の太い場合に、L/S パタ ーンが横幅 2mmx縦幅 2mmの一つの L/S 領域になっている場合がある。

そこで、表6の平坦化評価 TEG のパッドブロックのまとめ表では、M1 の L/S 領域のエッジ に M2 の櫛がまたがる場合には EOE とし、M1 の L/S 領域エッジに M2 の櫛がまたがらない 場合には on L/S と表記することで簡便にパターンの状況を把握できるようにした。



図 10 M1 層 CMP-4(紫) / M2 層 CMP-C2(緑)の平坦性評価 TEG の模式図
No.	下地M1 L/S(nm)	M1 Dummy	測定部位		Pad	番号		櫛の 本数	X−cord (um)	Y−Cord (um)
1	80/80	無し	EOE R888hon	21	22	23	24	888本	11300	0
2			EOE R10hon	15	16	17	18	10本		
3			EOE L20hon	7	8	9	10	20本		
4			on L/S L888hon	1	2	3	4	888本		
5	90/90	無し	EOE R888hon	21	22	23	24	888本	9040	0
6			EOE R10hon	15	16	17	18	10本		
7			EOE L20hon	7	8	9	10	20本		
8			on L/S L888hon	1	2	3	4	888本		
9	130/130	無し	EOE R888hon	21	22	23	24	888本	13560	0
10			EOE R10hon	15	16	17	18	10本		
11			EOE L20hon	7	8	9	10	20本		
12			on L/S L888hon	1	2	3	4	888本		
13	180/180	無し	EOE R888hon	21	22	23	24	888本	6780	0
14			EOE R10hon	15	16	17	18	10本		
15			EOE L20hon	7	8	9	10	20本		
16			on L/S L888hon	1	2	3	4	888本		
17	250/250	無し	EOE R888hon	21	22	23	24	888本	15820	0
18			EOE R10hon	15	16	17	18	10本		
19			EOE L20hon	7	8	9	10	20本		
20			on L/S L888hon	1	2	3	4	888本		
21	100um/100um	無し	EOE R888hon	21	22	23	24	888本	0	2300
22			on L/S R10hon	15	16	17	18	10本		
23			on L/S L20hon	7	8	9	10	20本		
24			on L/S L888hon	1	2	3	4	888本		
25	80/80	在り	EOE R888hon	21	22	23	24	888本	11300	9200
26			EOE R10hon	15	16	17	18	10本		
27			EOE L20hon	7	8	9	10	20本		
28			on L/S L888hon	1	2	3	4	888本		
29	90/90	在り	EOE R888hon	21	22	23	24	888本	4520	6900
30			EOE R10hon	15	16	17	18	10本		
31			EOE L20hon	7	8	9	10	20本		
32			on L/S L888hon	1	2	3	4	888本		
33	130/130	在り	EOE R888hon	21	22	23	24	888本	6780	6900
34			EOE R10hon	15	16	17	18	10本		
35			EOE L20hon	7	8	9	10	20本		
36			on L/S L888hon	1	2	3	4	888本		
37	180/180	在り	EOE R888hon	21	22	23	24	888本	9040	6900
38			EOE R10hon	15	16	17	18	10本		
39			EOE L20hon	7	8	9	10	20本		
40			on L/S L888hon	1	2	3	4	888本		

No.	下地M1 L/S(nm)	M1 Dummy	測定部位		Pad	番号		櫛の 本数	X−cord (um)	Y−Cord (um)
41	250/250	在り	EOE R888hon	21	22	23	24	888本	11300	6900
42			EOE R10hon	15	16	17	18	10本		
43			EOE L20hon	7	8	9	10	20本		
44			on L/S L888hon	1	2	3	4	888本		
45	5um/5um	在り	EOE R888hon	21	22	23	24	888本	0	13800
46			on L/S R10hon	15	16	17	18	10本		
47			on L/S L20hon	7	8	9	10	20本		
48			on L/S L888hon	1	2	3	4	888本		
49	10um/10um	在り	EOE R888hon	21	22	23	24	888本	0	16100
50			on L/S R10hon	15	16	17	18	10本		
51			on L/S L20hon	7	8	9	10	20本		
52			on L/S L888hon	1	2	3	4	888本		
53	100um/100um	在り	EOE R888hon	21	22	23	24	888本	0	18400
54			on L/S R10hon	15	16	17	18	10本		
55			on L/S L20hon	7	8	9	10	20本		
56			on L/S L888hon	1	2	3	4	888本		
57	180/90	在り	EOE R888hon	21	22	23	24	888本	4520	11500
58			EOE R10hon	15	16	17	18	10本		
59			EOE L20hon	7	8	9	10	20本		
60			on L/S L888hon	1	2	3	4	888本		
61	180/130	在り	EOE R888hon	21	22	23	24	888本	6780	11500
62			EOE R10hon	15	16	17	18	10本		
63			EOE L20hon	7	8	9	10	20本		
64			on L/S L888hon	1	2	3	4	888本		
65	180/280	在り	EOE R888hon	21	22	23	24	888本	9040	11500
66			EOE R10hon	15	16	17	18	10本		
67			EOE L20hon	7	8	9	10	20本		
68			on L/S L888hon	1 2 3 4 888本						
69	180/400	在り	EOE R888hon	21	22	23	24	888本	11300	11500
70			EOE R10hon	15	16	17	18	10本		
71			EOE L20hon	7	8	9	10	20本		
72			on L/S L888hon	1	2	3	4	888本		
73	180/700	在り	EOE R888hon	21	22	23	24	888本	13560	11500
74			EOE R10hon	15	16	17	18	10本		
75			EOE L20hon	7	8	9	10	20本		
76			on L/S L888hon	1	2	3	4	888本		
77	3/12	在り	EOE R888hon	21	22	23	24	888本	2260	13800
78	-		EOE R10hon	15	16	17	18	10本		
79	9/1	在り	EOE L20hon	7	8	9	10	20本		
80			on L/S L888hon	1	2	3	4	888本		

9. パッドブロック

CMP-C2 TEG のパッドブロックは CASMAT 標準の24ピンを採用した。その仕様を図11に示す。





10. 関連報告

(1)評価基準書(CASMAT-II 27501)「CMP4 マスク説明書」
(2)評価基準書(CASMAT-III 32203)「濃淡電池 TEG を用いた銅配線の腐食評価」

材料評価基準 「T3マスク説明書」

1. TEG の目的

接合素子を用いて BEOL 用材料、プロセスの影響評価(誘電率、耐圧、汚染、 ダメージ、電荷蓄積等)を可能とする TEG(T2)を改良して、より高精度で高感 度な TEG を提供すること。

- 2. TEG の構成と仕様
 - マスクの概要

マスク名: CAST-T3
 枚数:12枚 BEOL7 枚のみペリクル有
 KrF 露光機用(i線兼用) バイナリ
 チップ寸法: 21.5 mm X 26.9 mm
 レチクル寸法: 6インチ

No.	層名	層番	パターン	倍率	最小	最大	目的	備考
1	L	11	А	× 4	0.5	100	素子分離	
2	FG	12	А	"	0.2	100	ゲート	
0	N11	10	P		0.5		N 型拡散層	
3		13	В	"	0.5	_	(LDD)	
4	NO	14	P		0.5		N 型拡散層	
4	IN Z	14	В	"	0.5	_	(S/D)	
5	Р	15	В	"	0.5	-	SUB引上げ	
6	00	10			0.5		シリサイド保	CNT 上は
0	52	10	A	"	0.5	_	護	SP 禁止
-	ONT	17	Р		0.4	1		0.4, 1.0um
/	CNT	17	D	"	0.4	1		限定
8	M1	51	В	"	0.2	100	1 層配線	
								0.18~
9	V1	52	В	"	0.18	0.25	接続孔 1	0.25um 限
								定
10	M2	53	В	"	0.2	100	2 層配線	
11	P01	56	В	"	0.5	-	パッド孔	
12	PAD1	57	А	"	10	-	パッド配線	

表1.マスクの構成と仕様

パターン: Aは白(島パターン)、Bは黒(孔パターン)

最大、最小: 単位 [μm]

マスク合せパターン

CANON 用 プリアライメントマーク、ファインアライメントマーク (X 方向、Y 方向)

マスク合せ余裕

L - FG - CN	T – M1 – M2 – PO1 – PAD1	2 層間 ±0.2um
– N1	- V1	但し、M1、V1、M2 は
– N2		2 層間 ±0.09um
– P		
– SP		

No.	層名	層番	枝番 1	枝番 2		
1	L	11	CAS-T3-ACT	—		
2	FG	12	CAS-T3-GATE	-		
3	N1	13	CAS-T3-N1	_		
4	N2	14	CAS-T3-N2	_		
5	Р	15	CAS-T3-P	_		
6	SP	16	CAS-T3-SP	1		
7	CNT	17	CAS-T3-CNT	1		
8	M1	51	T3-M1-01	T3-M1-02		
9	V1	52	T3-V1-01	T3-V1-02		
10	M2	53	T3-M2-01	T3-M2-02		
11	V2	54	_	1		
12	M3	55	_	1		
13	PO1	56	T3-PO1-01	1		
14	PAD1	57	T3-PAD1-01	_		
15	TSV	31	_	1		
16	STE	71	_	1		
17	PO2	58	T3-PO2-01	1		
18	BC1P	59	_	_		
19	CMR1	60	T3-CMR-01	_		
20	ASR1	61	_	_		
21	BC2P	62	_	_		
22	BUMP	65	_	_		
23	M1B	41	_			
24	BC1N	72	_	_		
25	BC2N	73	_	_		
TEG	名称		Т3	T3R		

表 2. T3マスクの枝番管理表

2010.12 作製 2012.1 作製

3. パターン配置



	サブチッ	ᅚᇊᄼᄭᇷ
	プ名	TEG万羖
	A1	プロセス
	A2	プロセス
	A3	デバイス
	B1	後工程
	B2	デバイス
26.9mm	B3	後工程
	C1	後工程
	C2	デバイス
	C3	後工程
	D1	デバイス
	D2	デバイス
	D3	デバイス

図1. サブチップ構成図



図 2. T3 フロアプラン

パッド配置

フロアプランの上下左右に表示した数字は、ショット内のパッドブロックの座標で、単位は um である。以下でパッドブロックの説明をする。

CASMAT で一般に使用しているプローブカードはピンの左右ピッチが 155um、 上下ピッチが 250um である。ピンの配列は 12 行 2 列の合計 24 ピンとなって いる。このプローブカードにあわせて図 3 に示すようなパッドの集合 (パッ ドブロックと呼ぶ)をショット内に規則的に配置している。そして図 2 内の (a, b)座標がショット内のパッドブロック座標になる。パッドブロック座標 の原点はショットの左上隅とした (このパッドブロックをコンタクトパッド ブロックと呼ぶ)。なお、A1、PV 層のパッドパターンの寸法はそれぞれパッド サイズ 120um、100um である。よってプローブのコンタクトは PV 膜が開口し ている 100um 正方形内に対して行う必要がある。



図3. パッドブロックの外観

4. FEOL 試作プロセスフロー

T2 までは通常の CMOS プロセスを基準にして、P型 Si 基板を用いて NMOS 素子を TEG として製作した。T3 では腐食評価等を目的として、N型 Si 基板を 用いて PMOS 素子を TEG とするウェーハを追加で製作した。FEOL プロセス 試作は TEI ソリューションズ㈱に委託した。

CASMAT	P基板用フロ	9—		
No.	工程分類	工程名	仕様	分流
1	LOCOS	酸化	19nm	
2		SiN 7 **	150nm	
3		露光		
4		1 JIII		
5		L0C0S酸化	480mm	
ã		SIN除去	-10011	+
7		旧洗漁		+
	WELL	酸化	10mm	+
	MELL	WELL (1/2" 5	HE B+ 200keV 2 00E12	+
10		WELL N' 5/7'	21mm 1000%	
		様姓融化	42mm 000%C	
10		18118010 Vtb/v7*51	42mi 900 C	
12			MC BFZ 90KeV 8.05ETT	+
	OUTE	CATE ## /1-1	10	+
14	GATE			
15		VTN122 72	MC BF2 90KeV 9, 95E11	
16		日に次行事		
17		GATE酸化2	6.5nm	
18		Poly-Sit #	200nm	
19		<u> 12427 5</u>	HC P+ 15keV 4.00E15	
20		Poly7=-N	850°C 3057	
21		GATE露光		
22		N 71197		
23		7=-1/	850°C 10分	
24		N1露光		
25		LDD127 7	HC As+ 50keV 5.50E13	
26		EXT(2)7 7	MC P 30keV 2.20E13	
27		レジスト除去		
28		TEOS	270nm	
29		エッチハ゛ック		
30		TEOS		
31		N2露光		
32		S/D{ンプラ1	HC As+ 50keV 3.00E15	
33		S/D127 72	HC P+ 30keV 1.00E14	
34		レジ スト除去		
35		P露光		
36		Sub()7 7	HC BF2+ 45keV 2.00E15	
37		レジ スト除去		
38		TEOS	80nm	
39		N27=-#	900°C 10分	
40		SP露光		
41		ト・ライエッチ		
42		レジ スト除去		
43		スパッタ(Ti/Si)		
44		RTA1, RTA2		
45	CONT	CVD	200nm	
46		SiN , **	21nm	
47		CVD1	1400nm	
48		ONP		
49		CONT露光		
50		ト・ライエッチ		
51	AL	スパッタ(TiN/Ti)		
52		RTA		
53		W-CVD	600nm	
54		エッチハック		
55		W-CMP		
56		P-SiC	20nm	

表3. NMOS-TEG 試作プロセスフロー

III - 2.4 - 8.8

表4.PMOS-TEG 試作プロセスフロー

GASMAT	N基板用フレ	-	(1.4*	1. **
No.	工程分類	工程名	住棟	分流
	LOCOS	酸化	19nm	
2		SINT T	150nm	
3		路尤		
4		N 71197		
5		LUCUS酸化	480nm	
6		SIN除去		
7		肝洗浄		
8	WELL	酸化	19nm	
9		WELL()7 5	HE P+ 200keV 2.00E13	
10		WELL1 717	31nm 1000°C	
11		犧牲酸化	42nm 900°C	
12		Vth()7 51	MC As+ 90keV 8.05E11	分流
13		HF洗浄		
14	GATE	GATE酸化1	46nm	
15		Vth127 52	MC As+ 90keV 9.95E11	
16		HF洗浄		
17		GATE酸化2	6. 5nm	
18		Poly-Si7" #"	200nm	
19		リンインフ・ラ	HC P+ 15keV 4.00E15	分流
20		Poly7=-1/	850°C 30分	
21		GATE露光		
22		ト・ライエッチ		
23		7=-1/	850°C 10分	
24		N1露光		
25		LDDインフ [・] ラ	HC BF2 50keV 5, 50E13	
26		EXTインフ [*] ラ	MC B+ 30keV 2.20E13	
27		レジ スト除去		
28		TEOS	270nm	
29		エッチハ゜ック		
30		TEOS		
31		N2露光		
32		S/Dインフ [*] ラ1	HC BF2 50keV 3.00E15	
33		S/D127 52	HC B+ 30keV 1,00E14	
34		レジ スト除去		
35		P露光		
36		Sub{>7 5	HC As+ 45keV 2.00E15	
37		レジ スト除去		
38		TEOS	80nm	
39		N27=-1/	900°C 10分	
40		SP露光		
41		ト・ライエッチ		
42		レジ み除去		
43		スパッタ(Ti/Si)		
44		RTA1, RTA2		
45	CONT	CVD	200nm	
46		SiN 7 **	21nm	
47		CVD1	1400nm	
48		CMP		
49		CONT露光		
50		ト・ライエッチ		
51	AL	スパッタ(TiN/Ti)		
52		RTA		
53		W-CVD	600nm	
54		エッチハック		
55		W-CMP		
56		P-SiC	20nm	

5. 設計パターンの概要

T2の**TEG**を基に、新規**TEG**の追加と従来**TEG**の修正、変更を行った。 **T2→T3**への変更点は以下の通り。

1. 寄生 MOS トランジスタの種類を増やす。

L=2.6, 3.6um、ゲートオーバーラップ型を追加。

2. リングオシレータ **TEG** の一部入替え。

抵抗変更。つづら抵抗負荷 RO の追加。

- 3. ゲート電極付き PN 接合ダイオード TEG の追加。
- 4. M1 配線ストレス評価 TEG の追加。
- 5. 実装 TEG の一部入替え。

項目	種類	寸法	個数
	L 型	$1.2\!\sim\!300$ um	23
PN 接合	N1 型	$2\sim\!300$ um	34
	並列	L, 2X2, 10000 個	1
ゲート付	EC M1 M9	2X2, 2X10,	0
PN 接合	FG, W1, W12	10X10um	9
	L 型	$1\sim\!300$ um	27
MOS 容量	FG 型	$1\sim300$ um	64
	クランプ付	1~10um	30
	単体	$0.2\!\sim\!30$ um	22
	単体(クランプ付)	$0.2\!\sim\!1$ um	9
NMUS トランジュタ	光石山	10 個、100 個	8
	亚文山	10000 個 (0.3X10)	1
	マトリックス	3×3	1
	拡散(N1、中抵抗)	幅 1, 2, 5um	10
	拡散(N2、低抵抗)	幅 1, 5um	6
抵抗	ポリ Si (N 型 FG)	幅 0.3, 1, 2, 5um	11
	NMOS	L = 0.2, 0.5, 1um	6
	(FG-S ショート)	L 0.2, 0.0, 14m	0
寄生 NMOS	FG, M1, M2	L = 0.6, 1.6um	12
		L = 2.6, 3.6um	10
SBD	N1型 GR 有無	10, 100um 🗆	4

表 2. 主要 TEG 一覧表 (1)

表 3. 主要 TEG 一覧表 (2)

項目	種類	寸法	個数
	つづら (M1, M2)	0.2, 0.25, 0.3, 0.35um	12
	くし (M1, M2)	0.2, 0.25, 0.3, 0.35um	24
ましんはって	層間くし (M1/M2)	0.2, 0.25, 0.3, 0.35um	18
的脉术	連続 Via	0.25um, 10000 個	1
	Via 抵抗	0.25um, Kelvin	1
	シート抵抗	M1, M2	2
	シート抵抗	BN, N1, N2, FG, etc.	8
	コンタクト抵抗	FG, S/D, N1, P	8
拡散系	連続 CONT(NR, SD, PR)	0.4um, 10000 個	3
	分離特性	L-L, 0.4~2.5um	8
アンテナ 750	容量	1~10um	14
J J J J IEG	NMOS	0.2~10um	10
府企业正公	N 型	$2\!\sim\!300$ um	50
商民 IEG	P型	$2\!\sim\!300$ um	50
回路 TEG	インバータ	1段、3段、11段	44
(NMOS)	リングオシレータ	5段、11段、21段	39
ペア特性	NMOS	0.2, 0.5um	6
	ポリ Si 抵抗	1, 5um	6

更に、T3→T3Rへの変更点は以下の通り。

1. リングオシレータの入替え。 CMP 平坦性評価 TEG の追加。

- 2. 腐食 TEG の入替え。 測定パターン寸法の変更。
- 6. 評価方法

各 TEG の構造と評価方法については、個別 TEG の評価基準書を参照のこと。

7. 考察

FEOL/BEOL 統合 **TEG** の設計に際して、従来の設計資産を生かすために、サブチ ップ構成を既存パッケージの 8.6mm□、12.9mm□、5.4mm×8.6mm を含む構成とし た(図1)。

整理番号 37551

材料評価基準

- 1. 評価対象材料名 バッファーコート (BC) 材料
- 2. 評価の目的

WLPインターポーザー マスク説明書

3. 評価項目

デイジーチェーン配線抵抗

- 4. 試料作製手順 使用装置、プロセスはWLP組立プロセスに準じる。
- 5. 評価方法

5.1 使用装置 デジタルマルチメーター

6. インターポーザ設計内容

6.1 デイジーチェーン概要

4層BTレジン基板 (14.8×14.8mm×0.5mmt)



インターポーザ

チップ(Cu配線)ーインターホーサ(1層目配線)間 のデイジーチェーンでの抵抗測定を実施



6.2 インターポーザ設計図面

第1層(チップ搭載面)

第2層(0.225⇒1.0mmピッチ)



赤: SR 15um / Cu 15um ピンク: Au 0.05um / Ni 5um / Cu 15um 6.3 インターポーザ仕様および断面図

仕様



断面図

14.6 x 14.6 mm Drill Size : ϕ 120um Via Size : ϕ 60um

	Via Size : ϕ 60 um					
					厚み	材料
層					(mm)	
	ソルダーレジスト				0.015	PSR4000-AUS703
1 (FC2)	パターン				0.015	セミアディティブ
	絶縁層(ビルドアップ材)		via via		0.030	ABF-GX13
2(FC1)	パターン	R		R	0.021	サブトラ
	ベースコア	F		F	0.340	ベースコア材 E679FG
3(BC1)	パターン	Р		Р	0.021	サブトラ
	絶縁層(ビルドアップ材)	via		via	0.030	ABF-GX13
4(BC2)	パターン				0.015	セミアディティブ
	ソルダーレジスト				0.015	PSR4000-AUS703

ペースコア厚	0.340
基板厚(SR含まず)	0.472
基板厚(SR含む)	0.502



7.考察

評価の高精度化を目指し、デイジーチェーンの設計を見直した。 再配線およびインターポーザの設計変更を実施し、設計通り評価できることを確認した。 評価のタイミングの問題で、旧デザインのチップを評価する必要もあったため、 両方のデザインのチップを評価できるように、インターポーザの設計で配慮した。

T3 リングオシレータの評価

T3 リングオシレータTEG (RO-TEG) の目的

ROの発振周波数を測定して配線の断面形状を評価すること。 特に、CMPの平坦性を、非破壊で高精度に簡単に評価する手段を 提供すること。

1. つづら配線抵抗負荷RO-TEGの構成





2. M1つづら配線抵抗負荷RO-TEGパターン

3-1. 測定原理



III - 2.4 - 97

3-2. 測定方法



原理:スペクトラム・アナライザによる発振周波数の自動測定

3-3. 評価手順



4-1. RO特性(1)



III - 2.4 - 9.9

4-3. RO特性(3)



5-1. SEMICよる断面形状観察結果



III - 2.4 - 100



RO発振周波数fの偏差(実線)とSEM高さ寸法の偏差(破線)の比較



6-1. RO特性(M2)-(1)





7. RO-TEGの特徴

	RO-TEG	CASMAT配線TEG
1	高周波特性が評価可能 100MHz~500MHz	容量測定周波数で制限 100kHz~1MHz
2	測定精度が良い 小さなパターンで評価できる (高感度)	測定精度がコンタクト抵抗 で制限 大きなパターンが必要 (低感度)
3	FEOLの試作が必要	FEOLの試作が不要

8. 考察

考察

つづら配線抵抗負荷RO-TEGは、SEM等の形状観察手段では評価が 難しいCMP後のCu表面の微小な削れ形状を精度良く評価できる。

本報告で用いたTEGは、櫛配線容量負荷RO-TEGのFEOL素子の上に 配線マスクの修正で作成したため、幅25umの狭い領域の平坦性しか評 価できないが、新たにFEOLマスクから設計する場合には、広い領域の平 坦性の評価(ディッシング形状の評価)が可能である。

整理番号 39507

材料評価基準

1. 評価対象材料名

バッファーコート (BC) 材料、接合素子

2. 評価の目的

導電性のある金属によってSi基板の汚染が起こった場合、Siのバンドギャップに準位を作ったり、 Siが金属元素近傍に凝集して欠陥を作ることなどから素子のジャンクションリークや絶縁酸化膜劣化を 誘発することが考えられる。

しかし、WLPパッケージにおいてSiチップから金属強制汚染を行ったところ、熱拡散処理でインターポーザ、 またはバシプ間で電流のリークが生じるため、素子への金属汚染の影響を評価することができなかった。 このため、バンプ形成以前のチップやウェーハを用いて、素子の金属汚染の影響を評価することを目指した。 本評価では、ハーフカットDCを行ったウェーハにおいて、Siウェーハ側面から銅を熱拡散させることで検出される 金属汚染の影響を報告する。

3. 評価項目

ハーフカットウェーハでのCu強制汚染評価法

4. 試料作製手順

4.1 評価TEG

CAST-T2 (A1完)において、外注によりスクライブラインにハーフカットDCを行った。(図1)



図1. ハーフカットDCウェーハモデル

4.2 作**製**方法

プロセスフロー(別紙)にしたがって**ウェーハ**を作製した。(図2) BC材料はD11011, Cu混入D11011(硝酸銅混入D11011)を用いた。



図2. 汚染処理後のウェーハモデル

4.3 BC形成以降の使用装置

コーター	CLEAN TRACK ACT12PI(東京エレクトロン(株)製)
デベロッパー	同上
i線ステッパ	PFA-5500iZ (キャノン販売(株))
ファーネス	VF-1000B(光洋サーモシステム(株)製)
測定エージング炉	SIV測定用クリーンオーブン

5. 評価方法

5.1 使用装置

```
プローバーC(常温測定用プローバーUF3000)
          ハーフカットDC評価mod (測定エリア:WLP-PKG)
測定レシピ:
          T2R_STD_M1M2kisei_03 (測定エリア:NMOS[寄生MOSのみ])
          T2R_STD
                         (測定エリア:PN接合, NMOS, くし型配線, Probe, ゲート容量)
```

5.2 電気特性測定箇所

電気特性評価

電気特性を測定したエリアについて図3に示す。 各測定箇所の詳細は、項目6に結果と共に記す。



図3. 評価エリア

III - 2.4 - 105

6. 評価結果

 6.1 PN接合L型逆方向IV特性 (WLP-PKGエリア)
 WLP-PKGエリアのL型PN接合 (図4)のIV特性について、面内、チップ内の変化を 熱拡散前後で比較した。





6.1.1 面内汚染比較

銅汚染処理(硝酸銅滴下、銅混入BC使用)を行った**ウェーハ**のみ、熱拡散により逆方向リーク電流が増加した(図5)。 以下、面内全体においてリーク電流の増加が確認されたCu混入BCについて記載する。



図5. 測定箇所とPN接合L型逆方向IV特性

III - 2.4 - 106

6.1.2 チップ内汚染比較

熱拡散による逆方向リーク電流の増加が、スクライブラインからの銅拡散が原因であることを確認するため、 スクライブライン-素子間の距離とIV特性の変化について比較した(図6)。 リーク電流の増加はスクライブラインからの距離が遠いほど小さい(図6 D)ことから、

逆方向リーク電流の増加はSi側面からの銅の拡散度が原因であることがわかる。



6.2 PN接合逆方向IV特性 (PN接合エリア)

PN接合について、他のサイズのL型、N型の逆方向IV特性を測定した。(図7,8,9) L型、N型ともに、素子のサイズが大きくなるほど、リーク電流は短時間で、大きく増加した。



図7. PN接合モデルと測定エリア







図9. N型PN接合逆方向IV特性 (サイズ2*2um2, 10*10um2, 100*100um2)

6.3 NMOSトランジスタ (Vth)

NMOSトランジスタ (図10)について、熱拡散前後のしきい電圧Vth (ドレイン電圧3V,電流10nA)を評価した。 熱処理により多少の値の変動は見られるが、汚染を行っていないウェーハでも同様に変化がみられることから、 NMOSトランジスタにおいて、銅汚染の影響はみられないことがわかる。(図11)



図10. NMOSトランジスタモデルと測定エリア



図11. NMOSトランジスタ(サイズ0.5*10um, 10*10um2)のVth変化

6.4 銅汚染評価まとめ

他素子、配線の評価結果を表1に示す。

CAST-T2**ウェーハ**において側面からの熱拡散(350℃*1h+400℃*1h)によりCuの汚染影響がみられた素子は L型PN接合,N型PN接合であり、トランジスタ(NMOS,寄生MOS)やPoSi抵抗、配線には影響が見られない。

Floorplan	測定部	サイズ	スクライフから の最短距離	汚染影響
	NMOS	0.5*10	820	なし
	PN(L型)	2*2	620	検出限界
Assembly		2*10	780	あり
(WLP)		10*10	820, 900, 1200, 2100	あり
	Po Si抵抗	10*1	820	なし
	PN(L型)	2*2	370	検出限界
PN接合(L)		10*10	560	あり
		100*100	560	あり
	PN (N型)	2*2	400	検出限界
PN接合(N)		10*10	1130	あり
		100*100	520	あり
	NMOS	0.5*10	900	なし
		0.6*10	900	なし
		1*10	1400	なし
NMOS		10*10	725	なし
NINOS	寄生MOS (M1)	0.6*3	2150	なし
		1.6*10	2150	なし
	寄生MOS (M2)	0.6*3	2150	なし
		1.6*10	2150	なし
ゲート 容量	ゲート容量 (FG,L)	2*2	550	なし
」 Ⅳ(~5V)		10*10	550	なし
10(00)		100*100	550	なし
Probe	Pad (抵抗、リーク)	-	640	なし
BEOL Comb	M1 くし型IV 100mm	L/S 0.2	650	なし
	M2 くし型IV 100mm	L/S 0.2	1600	なし
WLP	M1M2viachain 10000	0.25*0.25	820	なし

表1. 銅汚染評価素子まとめ

7.残された課題

特になし。

8. 関連報告

特になし。

9. その他

特になし。

10.データベース

特になし。

Ⅳ. 実用化・事業化の見通しについて

1. CASMAT における実用化・事業化の見通し

1.1 成果の実用化可能性

本プロジェクトは主に、『部材分野の技術戦略マップを活用し、将来の部材の基盤 技術の方向性を見定めるとともに、材料関係者だけでなく多様な連携(川上川下の垂 直連携、材料創成と加工の水平連携等)による基盤技術開発を支援することで、部材 分野の技術革新を促進すること』を目的とした「ナノテク・部材イノベーションプロ グラム」の中で独立行政法人新エネルギー・産業技術総合開発機構(NEDO)の助成事 業として実施してきた。また、このプロジェクトに先行して次世代半導体材料技術研 究組合(CASMAT)では、平成15年度~平成17年度まで『次世代半導体ナノ材料高 度評価プロジェクト』、平成18年度~平成20年度まで『次世代高度部材開発評価基 盤の開発』をNEDO助成事業として実施した。

半導体材料評価基盤の構築の経緯と CASMAT および組合員企業の役割を参るスト ーンとして図1.1-1に示す。CASMAT 発足時から協調領域と競争領域を峻別して、 研究開発を実施してきた。半導体プロセスをベースとする材料の評価・解析方法の開 発については、協調領域として CASMAT が担当する。材料開発およびその製品の事業 化については、競争領域となるので、組合員企業が担当することとしてきた。



図 1.1-1 半導体材料評価基盤の構築の経緯と CASMAT および組合員企業の役割

CASMATIの『次世代半導体ナノ材料高度評価プロジェクト』では、これまで半導 体デバイスにおけるバックエンドプロセスでの多層配線形成工程に用いられる材料と プロセス条件をセットにした部材(材料・プロセス)の統合的ソリューションを提案 するため、その基盤となる要素技術として評価技術および開発支援ツール(TEG: Test Element Group)の開発を実施した。CASMAT Iの運営スキームを図1.1-2に示す。 CASMATIでは、ほとんどが共通領域としての提案材料評価プログラムであり、その 成果を利用した一部分が個別領域としてのアフィリエーションプログラムであった。 ここでは、それぞれのプログラムの実施に当たっての種々の取り決めを確立させた。 すなわち、提案材料はコード化して提案した組合員以外には材料が特定できないこと、 材料評価結果は、技術情報 B として全組合員に開示されること、特許に関しては組合 員、CASMAT いずれかの単独出願を原則とすることなどである。CASMAT II の『次世 代高度部材開発評価基盤の開発』では、半導体材料分野での各種新規材料・プロセス を最適統合させた部材の統合的ソリューションの提案につながる高度部材開発評価基 盤の確立のため、配線工程からパッケージ工程までの一貫した材料評価方法を開発し た。CASMATIIおよびそれに続く CASMATIIの運営スキームを図1. 1-3に示す。 CASMAT Ⅱ以降は、共通領域の提案材料評価プログラムをベースにして、それまでに 構築してきた材料評価基盤の活用を促進するため、施設を有効に活用するプログラム 使用や TEG 利用プログラムなどの個別領域のプログラムを新たに加えて運営してきた。

さらに、新たな材料を短時間で半導体製造に実用化するためには、半導体製品の信 頼性への影響が直接把握できる材料評価基盤が必要であることから、平成21年度から 平成23年度までのCASMATIIIでは本プロジェクトの『半導体機能性材料の高度評価 基盤開発』を実施した。半導体デバイス性能を支配する接合素子(p-n 接合、SiO₂-Si 接合などを指す)の信頼性に対して、材料や製造工程の影響を的確に且つ迅速に把握 できる高度材料評価基盤を確立し、半導体材料の問題点や課題を明確にすることで、 材料開発をより一層高効率化することができる。さらに、製造工程全体を一貫して評 価することにより、新機能性材料の高効率開発とともに材料の最適な統合ソリューシ ョンを提案することができ、半導体製造技術の開発効率をも向上させることが可能に なる。

以上のように、CASMATⅢでの本プロジェクトは、3年間の単独のものではなく、 これまでの6年間の先行プロジェクトをベースにして実施してきたものである。







図 1. 1-3 CASMATI、CASMATIの運営スキーム

ここで、本事業の実用化・事業化については、図1.1-4のように定義する。 すなわち、第1には、材料評価基盤の実用化であり、本事業の成果である材料評価基 盤の有効活用とその継続を図ることである。具体的には、材料評価基準書が有効活用 されること、TEGを材料メーカが継続的に入手可能とすること、知的財産権(特許権 など)が活用されることである。材料評価基準書については各組合員企業に配布済、 であり、活用されている。第2には、組合員企業での事業化であり、材料評価基盤を 活用した半導体材料の事業化が図られることである。具体的には、組合員企業の既存 製品の競争力強化や市場シェアの向上すること、新規製品の開拓や新規市場への参入 が達成されることなどが挙げられる。なお、組合員企業での事業化については、別途詳 細な報告が組合員企業から行なわれる。



図 1.1-4 本事業の実用化・事業化の定義

1.1.1 成果の有効性

成果の有効性については、まず提案材料評価プログラムとして、組合員が CASMAT の開発した材料評価基盤を共通に利用できることが挙げられる。すなわち、組合員は 自社で開発した材料を CASMAT に持ち込み、評価基盤を利用して材料評価を行うこと ができる。平成 21 年度から平成 23 年度(CASMAT III)の3 年間に CASMAT に持ち込
まれた材料の累計を図1.1.1.1-1に示す。ここで提案された材料には、自主事業 として CASMAT I, Ⅱの成果を利用して評価する材料が含まれており、それが約90% あり、助成事業に関連する材料は約10%である。 CASMAT の成果は、300 mm ウェ ーハを用いて半導体製造プロセスをベースにして BEOL 以降の半導体材料を評価でき る材料評価基盤を構築したことである。平成18年度から平成20年度の CASMAT II の 期間に対して CASMAT IIIの期間では、CMP スラリと Low-k は材料が絞り込まれてきた ため減少しているものの、その他の材料は着実に増加している。すなわち材料評価基 盤の活用により、着実に評価実績が積みあがっており、今後も成果の活用が充分見込 める。



図 1.1.1-1 CASMAT に持ち込まれた材料の累計

次に、研究開発の過程で得られた知的財産権の1つであるノウ・ハウの活用として、 TEG 利用プログラムと装置を有効活用するプログラム使用がある。自主事業として CASMATⅢの期間における、これらの実施件数の累計を図1.1.1.1-2に示す。 CASMATⅡの期間に比べ、TEG 利用プログラムは3倍以上、プログラム使用は2倍弱 にそれぞれ大きな伸びを示している。特にTEG 利用プログラムについては、組合員以 外の利用では11倍と極めて大きな伸びを示した。このようにTEG の利用実績は着実 に上がっており、成果の活用が今後も見込まれる。



図 1.1.1-2 TEG利用プログラムとプログラム使用の実施件数の累計

知的財産権の特許に関して、材料評価方法や半導体の製造方法などについて CASMATIの最初からこれまで9件の特許を取得してきた。本プロジェクトの期間で は、まだ取得した特許はないが、13件の特許を出願している。この13件の出願につい ては毎年権利化の判定会議を行ない、審査請求の要否を決めていく。また今後、特許 の成立している9件および公開された出願特許についてはホームページに公開してい くことを計画しており、特許の実施許諾の拡大に繋げていく。

1.1.2 組合員企業での有効性

CASMATIIIに参画した組合員企業7社に対してのアンケート結果を図1.1.2-1に示す。CASMATの材料評価によるビジネス展開への効果としては、44の既存顧客 への対応、また、51の新規顧客の開拓にそれぞれ貢献していることがわかった。これ らの件数は、CASMATIIまでの成果も利用した CASMATIIIの期間での実績である。今 回の助成事業の効果としては、まだ極めて少数と思われるが、今後本事業の成果も利 用される件数が伸びていくものと思われる。





(数字:顧客数×材料種の総計)

新規顧客の開拓



(数字:顧客数×材料種の総計)

A~G; JSR(株)、昭和電工(株)、住友ベークライト(株)、東レ(株)、 日産化学工業(株)、日立化成工業(株)、三菱化学(株)

- 具体例:データ共有等の連携強化
 - ・問題の解決
 - ・新製品評価実施
 - ・新製品採用など

具体例;・ソリューションの提供 ・サンプル評価実施

・新製品採用見通し

「利我的休用先進し」

・新製品採用など

図 1.1.2-1 ビジネス展開に対する CASMAT での材料評価の効果

1. 1. 3 市場、技術動向

世界の半導体市場は 2009 年にリーマンショックにより対前年比 9.0%減少したが、 2010年には回復して 26.5%増となり、その後は 2011 年に 9.0%増となって、この後も 9% 前後の増加が予想されている。半導体市場の動向に連動する形で半導体材料市場も推 移することが予測され、2011 年に 7%増となっており、今後もほぼこのような割合で の増加が見込まれている。

一方、半導体技術についてみれば、微細化だけでなく、3次元化やアナログ、高耐圧 など多様な製造技術が用いられようとしている。それにともなって多様な材料とそれ らの擦り合わせが重要な要素になると考えられる。すなわち、製造プロセスをベース した材料評価の重要性がますます高まると考えられる。本プロジェクトで構築してき たような評価基盤を一貫して構築することはなかなか難しいかもしれないが、部分的 にではあっても、各材料メーカがデバイスメーカ或いは種々の研究機関と連携して継 続できることが望まれる。

1.1.4 課題と対応策

実用化・事業化において、CASMAT として大きな課題は、本事業で構築した材料評価基盤の有効活用とその継続である。現状の見込みでは、平成25年3月に組合を解散(予定)する。平成24年9月までは、これまで述べてきた実用化対象のプログラムをCASMATにて実行できる。それ以降は解散に向けての準備期間に入り、装置を稼動させることができなくなるため、CASMATでの実施はできなくなる。平成25年度以降は、事業承継会社に承継いただくことになる。

組合解散後は、共通領域という意味はなくなるので、その実用化対象である提案材 料評価プログラムは廃止せざるをえない。しかし、CASMAT 自体の事業化としてきた 個別領域の実用化対象については、形は変わるものの、できるだけ継続できる対応策 を検討してきた。その中で、まず重要に成るのが CASMAT 事業を承継していただく事 業承継会社を設定することである。すでに組合としての候補会社は決定済みである。

プログラム使用については、組合員各社で個別に実施できるものは実施していただ けるように、組合員に優先して装置を引き取っていただくこととした。平成 24 年度内 には装置の移設を完了いただく予定である。

TEG 利用プログラムについては、平成 24 年度内に TEG を製造委託できるライセン ス先を選定し、契約を完了させる。すでにライセンス先 3 社を選定し、契約交渉段階 にある。平成 24 年 10 月以降は、CASMAT での作成は不可能になるので、ライセンス 先での TEG 作成が可能になるようにする。平成 25 年度以降は、ライセンス許諾に関 する契約などを事業承継会社に引き継いでいただく予定である。

特許の実施許諾にあたっては、平成24年度内に特許を事業承継会社に移管する。平成25年度以降は、権利化判定、ホームページでの開示、実施許諾を事業承継会社で行なっていただく予定である。

以上、平成25年3月にCASMATの解散(予定)により、CASMATでの実用化・事業化の継続ができなくなるが、解散までに事業承継会社と連携を取り、可能な限り材料評価基盤の活用と継続を図っていく。

1. 2 事業化までのシナリオ

1. 2. 1 実用化·事業化計画

実用化・事業化計画について、図1.2.1-1に示す。平成24年9月までは、CASMAT で実用化してきたプログラムを事業として実施する。しかし、平成25年3月に組合を 解散するので、4月以降は事業承継会社が主体的に事業を継承することとなる。事業内 容としては、知的財産権の活用としてTEGライセンスの許諾と特許の実施許諾になる。 これらをスムーズに実行するため、平成24年度内にTEGライセンス先の選定と契約 を行ない、また、事業承継会社への特許の移管、特許のホームページでの開示を行な う。

年度項目	平成24年度	平成25年度	平成26年度	平成27年度	平成28年度
事業の主体		2	——事業承	継会社——	
材料評価基準書 の活用	CASMAT CASMAT ◆ での活用 装置搬出	T解散 — — — — — —	・組合員企業	個別に活用	*
TEG活用	<mark>◆ ライセンス先選定</mark> CASMAT		- TEG71	□ センス許諾 ——	
	提供 30枚/月	▲ 40枚/月	・ ライセンス先か 50枚/月	らTEG提供 60枚/月	60枚/月
特許権利化・広報					
	━━ ルームヘーン 公開 ➡	-	—— <i>т</i> -д^ -	ッ公開 —— 	

図 1.2.1-1 実用化・事業化計画

1. 2. 2 売上・損益の見通し

実用化・事業化計画に基づいて、TEG 利用プログラムについて以下の想定をして売 上を予測した結果を図1.2.2-1に示す。TEG 利用プログラムの平成 24 年度は CASMAT が提供し、平均単価を 10 万円とした。平成 25 年度以降は、ライセンス許諾 になり、TEG の平均単価を 20 万円、ライセンス料をその 5%とした。

(単位:k¥)

項目	年度	平成24年度	平成25年度	平成26年度	平成27年度	平成28年度
事業の主体		<casmat≻< td=""><td><</td><td>——事業承知</td><td>継会社 ——</td><td></td></casmat≻<>	<	——事業承知	継会社 ——	
	枚数(枚)	180	480	600	720	720
IEG利用 プログラム	単価	100	200×0.05	200×0.05	200×0.05	200×0.05
	売上	18,000	4,800	6,000	7,200	7,200

・平成25年度以降; TEGの平均単価200k ¥、ライセンス料5%とする

図 1.2.2-1 売上の試算結果

1.3 波及効果

波及効果として、技術面での効果をまとめて図1.3-1に示す。まず半導体関連 産業界として材料メーカ、デバイスメーカ、半導体製造装置メーカへの波及効果が考 えられる。半導体材料メーカでは、CASMATが開発した評価基盤や TEG サービスを利 用することにより、製品の開発期間短縮、開発効率の向上を図ることができる。また、 材料メーカ自身が半導体プロセスをベースとする評価データを取得することができる ので、技術のすり合わせが頻繁に行われる国内半導体デバイスメーカ、半導体製造装 置メーカ等に対して、その評価データや評価に基づくソリューションと同時に材料を 提供することが可能になる。結果としてデバイスや半導体製造装置の製品の開発効率 や性能が向上し、ひいてはわが国半導体関連産業全体の市場競争力をより一層強化す ることができる。

さらに関連するエレクトロニクス業界においては、開発された半導体材料の評価技術が、半導体と関連する LCD、EL などのディスプレイ技術、LED、EL などの照明技術さらには MEMS 技術などにおいても材料評価技術として応用することが可能であり、 それらの製品の開発効率の向上、開発期間の短縮などという波及効果が期待される。 加えて川下に当たる家電、通信、自動車などの業界での技術開発の更なる活性化と、 それによる市場拡大、雇用促進にも寄与することが期待できる。



①半導体関連産業界

②その他の関連産業界

・材料評価技術の応用 → ディスプレイ(LCD、EL)、MEMS等の業界 ・製品性能向上、市場拡大、雇用促進 → 家電、通信、自動車等の業界

図 1.3-1 技術面での波及効果

経済面では、次のようなことが考えられる。本プロジェクトでは、研究成果を参加 組合員企業全体で共有し、また共通プログラムでの材料評価結果は原則として全組合 員に開示される。その結果、組合員は自社の技術開発レベル(位置づけ)がわかり、 今後の研究開発の方向を明確に判断することができ、各組合員企業での事業の選択と 集中に繋げることができる。このことは、研究開発投資の再配分等といった側面でも、 組合員企業各社における研究開発投資効率の向上が期待できる。例としては、材料メ ーカ間で同じような研究開発に無益な投資をすることを防ぐことも可能になる。

また、材料を評価することは、材料メーカにとってはどちらかと言えば競争と言う よりも協調できる領域である。材料評価の基盤を共同で立ち上げることにより、個々 の材料メーカでの高額な設備投資を抑制ことができる。また、サンプル作成やその材 料費などの研究開発経費についても抑制する効果があると考えられる。

研究開発面では、協調領域と競争領域を峻別して運営する CASMAT のような事業化 スキームが、特に材料メーカに受け入れられてきたことである。新製品や新技術を創 出すると言うよりも、むしろ研究開発においてはインフラ的な材料評価のような協調 領域での研究開発をコンソーシアムが担当し、新製品開発のような競争領域はコンソ ーシアムメンバ各社が担当するという運営のスキームである。このようなスキームで 実施されるコンソーシアムとして、平成22年4月にリチウム電池の材料評価のため、 おもに電池材料メーカをメンバとする「技術研究組合リチウムイオン電池材料評価研 究センター」(LIBTEC)が発足し、また、平成23年3月には有機ELをはじめとする 化学材料を評価するため、おもに化学材料メーカをメンバとして「次世代化学材料評 価技術研究組合」(CEREBA)が発足した。それぞれの技術研究組合の今後の活躍が期 待される。

人材育成面では、CASMAT 発足以来、各材料メーカ 12 社から約 50 名に上る材料開 発の研究者が CASMAT に出向し、研究員として 2~3 年間従事してきたことで、これ までは全く話をする機会もなかった同業他社の研究者との人脈ができたことが挙げら れる。このことは、研究者が自社に戻ってからも、様々な場面で有効な情報交換を可 能にするものと期待できる。また、本プロジェクトでは、FEOL 素子を搭載したウェー ハを用いて評価することにより、デバイスに関しての構造の観察や電気特性の測定を 実際に行い、まだ入り口に過ぎないが、デバイスについての知識を高めることができ たと思う。このようなことは、材料メーカではほとんど経験できないことであり、今 後、顧客であるデバイスメーカの技術者との議論の中で情報交換の理解に大いに役立 つものと期待される。

1. 4 まとめ

本事業期間内の評価材料数、プログラム使用および TEG 利用件数の実績、さらには 組合員アンケートによるビジネス展開の実績から、成果である材料評価基盤は材料メ ーカの事業化推進に貢献できる見通しである。本事業の成果である材料評価基盤を成 す評価基準書は、組合員企業に配布済みである。現在も活用されており、今後も引き 続き活用される見通しである。また、もう1つの要素である TEG は、ライセンス許諾 により継続的に入手可能となる。

平成25年3月のCASMATの解散に対しては、TEG ライセンス事業と特許の実施許 諾事業を、事業承継会社に引き継ぐことで、材料評価基盤が継続して活用できる仕組 みを構築した。これにより、組合解散後も、成果である材料評価基盤が有効に活用さ れ、材料メーカの競争力維持・強化が継続して可能となる。

Ⅴ. 成果資料

V.1 外部発表リスト

No.	発表者	所属	タイトル	発表誌名	査読	発表日	研究課題
1	滝本 嘉夫 前田 展秀	CASMAT	Novel Dielectric–Constant Evaluation Method for Low–k Multi–level Metallization Structures in ULSI	IEEE Transactions on Semiconductor Manufacturing, 2009, Vol.22, No 2.	有	2009年6月	研究開発 項目③
2	奥谷 謙 大槻 裕人 田中 孝明 川本 佳史	CASMAT	Evaluation of Cu–CMP slurry performance using CMP–TEG wafer	ADMETA2009	有	2009/10/20	研究開発 項目②
3	奥谷 謙 愛西 創 志 川本 佳史	CASMAT	Evaluation of CMP Materials Using CASMAT CMP-TEG wafer	ICPT2009	有	2009/11/21	研究開発 項目②
4	川本 佳史	CASMAT	半導体用材料評価基盤の研究開発 状況	超LSI製造・試験装 置ガイドブック2010 年度版(「電子材 料」12月号別冊)	集	2009年12月	研究開発 項目③
5	山本 景壽	CASMAT	CASMATで実施している研究(材料評 価)事例の紹介	平成21年度第4回 電子SI連絡協議会 /企画委員会	兼	2010/1/26	研究開発 項目③
6	奥谷 謙	CASMAT	Evaluation of Cu–CMP corrosion caused by different density pattern connection	ADMETA2010	有	2010/10/21	研究開発 項目②
7	奥谷 謙	CASMAT	Cu line corrosion caused by electro potential difference due to different density pattern connection	ICPT2010	有	2010/11/15	研究開発 項目②
8	飯森 弘和 船津 圭亮 川本 佳史	CASMAT	シェアテスターによる絶縁樹脂材料の	第25回エレクトロニ クス実装学会講演 大会	毎	2011/2/9	研究開発
0	宮崎 大地 南橋 克哉 富川 真佐夫	東レ(株)	密看力評価		蕉	2011/ 3/ 0	項目③
9	奥谷 謙	CASMAT	Cu-CMPプロセスにおける濃淡電池 効果によるCu配線の腐食	精密工学会 2011 年度 春季大会	兼	2011/3/14	研究開発 項目②

No.	発表者	所属	タイトル	発表誌名	査読	発表日	研究課題
10	平井 美帆子 多田 昌弘 古賀 和博 秋山 仁人	CASMAT 住友ベークライト(株) CASMAT	Plasma Damage Recovery of Organic Low-k material	Journal of Photopolymer Science and Technology.	無	2011年4月	研究開発 項目③
11	玉置洋一	CASMAT	New test structure for evaluating low-k dielectric interconnect layers by using ring-oscillators and metal comb/serpentine patterns.	IEEE ICMTS2011	有	2011/4/6	研究開発 項目①
12	奥谷謙	CASMAT	Cu-CMPプロセスにおける濃淡電池 効果によるCu配線の腐食	第109回 精密工学 会「プラナリゼーション CMPとその応用技 術専門委員会」	兼	2011/4/22	研究開発 項目②
13	平井美帆子	CASMAT	Integration of an organic ultra low–k material (k=2.2) and applying a plasma damage recovery process	ADMETA2011	有	2011/9/14	研究開発 項目③
14	秋山仁人	CASMAT	Evaluation of SOD materials for narrow pitch process of 60nm 1/2 pitch.	ADMETA2011	有	2011/9/14	研究開発 項目③
15	奥谷謙	CASMAT	Cu corrosion caused by concentration cell effect in Cu–CMP process	ADMETA2011	有	2011/9/14	研究開発 項目②
16	伊藤篤史	CASMAT	先端洗浄技術における汚染除去のメ カニズム ~CMP後洗浄技術を中心 に~	日本学術振興会 「結晶加工と評価 技術」第145委員会 第127回研究会	兼	2011/8/19	研究開発 項目②
17	平井美帆子	CASMAT	Integration of an organic ultra low–k material (k=2.2). and applying a plasma damage recovery process	AMC2011	有	2011/10/4	研究開発 項目③
18	奥谷謙	CASMAT	Evaluation of yield impact depending on under layer un-planarity of Cu- CMP	ICPT2011	有	2011/11/9	研究開発 項目③
19	玉置洋一	CASMAT	New Evaluation Method of Low–k Dielectric Films by using a Gated PN–junction Diode and a Field MOS Transistor.	IEEE ICMTS2012	有	2012/3/21	研究開発 項目①

Ⅴ. 2 特許リスト

出願番号	出願名称	出願日	研究課題
特願2010-026716	半導体装置、及びその製造方法	10.02.09	研究開発 項目③
特願2010-066449	デバイス、及びデバイスの層間剥離判定方法	10.03.23	研究開発 項目③
特願2010-080768	半導体集積回路用テスト回路	10.03.31	研究開発 項目①
特願2011-039875	表面特性観察方法、表面特性観察方法に供される試料の製造 方法、及び表面特性観察方法に供される試料	11.02.25	研究開発 項目②
特願2011-129834	TEG構造、及び層間剥離箇所探索方法	11.06.10	研究開発 項目③
特願2011-166383	半導体装置、及びその製造方法	11.07.29	研究開発 項目②
特願2011-264241	絶縁膜評価方法およびテスト素子	11.12.02	研究開発 項目①
特願2011-273969	絶縁膜評価方法およびテスト素子	11.12.15	研究開発 項目①
特願2011-277097	絶縁膜評価方法およびテスト素子	11.12.19	研究開発 項目①
特願2012-073883	半導体装置、及びその製造方法	12.3.28	研究開発 項目③
特願2012-073884	半導体素子の製造方法	12.3.28	研究開発 項目③
特願2012-080920	テスト素子、絶縁膜評価方法および半導体素子検査方法	12.3.30	研究開発 項目②
特願2012-091306	半導体装置の配線形成方法	12.4.12	研究開発 項目③

Ⅵ. 参考文献

Ⅲ. 2. 1

1) R. S. Muller, and T. I. Kamins, Device Electronics for Integrated Circuits, 3rd Edition, John Wiley & Sons, 2003.

2) Y. Takimoto, and N. Maeda, 'Novel Dielectric- Constant Evaluation Method for Low-k Multilevel Metallization Structures in ULSI.' IEEE Trans. on Semiconductor Manufacturing, Vol.22, No.2, pp.317-320, 2009.

3) T. Matsuda, H. Iwata, T. Ohzone, K. Yamashita, N. Koike, and K. Tatsuuma, 'A Combined Test Structure with Ring Oscillator and Inverter Chain for Evaluating Optimum High-Speed / Low-Power Operation.' Proceedings of ICMTS, pp.79-84, 2003.

4) 菅野卓雄監修、飯塚哲哉編、「CMOS 超 LSI の設計」、培風館、1989.

Ⅲ. 2. 2

1) S. M. Sze, Semiconductor Devices, Physics and Technology, 2nd Edition, John Wiley & Sons, 2002.

2) S. T. Kong, P. S. Ronald and C. Lee, 'Investigation on the Field Leakage Current in 0.35um CMOS Technology at High Temperature,' Proc. ICMTS, pp.102-106, 2010.

3) 中前正彦、王冬、浅野種正、宮尾正信、「高速 LSI 用ひずみ Si ウェハー技術」、応用 物理、74 巻、9 号、pp.1217-1223, 2005.

Ⅲ. 2. 3

1) P. R. Gray, P. J. Hurst, S. H. Lewis, R. G. Mayer, "Analysis and Design of Analog Integrated Circuits." 4th Edition, John Wiley & Sons., 2001.

本喜宏、「低誘電率絶縁膜材料の進化と最先端 ULSI 多層配線技術」、応用物理、74
参,9号,pp.1178-1184,2005.

3) M. Bhushan, M. B. Ketchen, S. Polonsky, and A. Gattiker, 'Ring Oscillator Based Technique for Measuring Variability Statistics.' Proceedings of ICMTS, pp.87-92, 2006

Ⅳ. 1

1) 木浦成俊、「2010半導体データブック」(株)電子ジャーナル、2010.4.26 発行
2) プレスリリース、「2011年世界半導体材料出荷額は478億6千万ドル」SEMI Japan、2012.4.6