



# プロジェクト研究開発成果詳細説明 デバイス・実装基盤技術

# 2022年5月17日 技術研究組合光電子融合基盤技術研究所

#### 技術開発項目





### 光電子集積インタポーザの必要性



□ 10Tbpsを可能にするには光電子集積インターポーザが必要 □ 特に、光実装技術、光接続技術が大きな課題







- 光電子集積インターポーザは、大容量伝送のみでなく、低消費電力、小型・低コストも同時に求められる
- これら全要素を満たす基盤技術(デバイス、集積化プロセス、光実装)を開発 する



# 10Tbps達成の内訳とデバイス・実装技術開発目標



光電子集積インターポーザ

1 シリコンフォトニクスチップ当たり 112Gbps×16波×送受(2) = 3.6Tbps

1 LSI当たり 3シリコンフォトニクスチップで、 3.6Tbps × 3 ≒ 10Tbps

	第一期の技術目標第二期の技術目標第三期の技術目標					
デバ	高速デバイス	25Gbps/Si <mark>変調器</mark>	50Gbps/PAM4	112Gbps/56GBaud+PAM4		
イス・プロセ	低電力デバイス	5mW/Gbps /Si変調器	3mW/Gbps / 高性能材料(SiGe)変調器	1mW/Gbps / 小型電界吸収型SiGe変調器		
ス投 術開 発	波長多重デバイス	4波長/アレイ導波路型 回折格子(AWG)(素子)	8波長/AWG(素子)	16波長/AWG+バンドパスフィルタ (集積回路)		
実装	光の入出力 (広帯域密度)	10μmレベル目合わせ精度/ グレーティングカプラ+縦型ポリマー導波路 (0.5Tbps/mm <sup>2</sup> )		1μmレベル目合わせ精度/ 3次元ミラー+横型ポリマー導波路 (20Tbps/mm <sup>2</sup> )		
開発	電気配線構造	<u>म</u>	面構造	インターポーザ構造		

#### 技術開発項目





超低消費電力型光エレクトロニクス実装システム技術開発 事後評価分科会

### (1)開発目標





3.6Tbps(112Gbps×16波×送受)×3チップ≒10Tbps

### (2)開発計画





### (3)アプローチ、特徴技術(光変調器・受光器)

#### デバイス技術

- 波長多重によるスケーリング可能、且つ、低消費電力・高速伝送を実現する光変調器・受光器を開発
   > 小型・低容量のGe電界吸収(EA)型光変調器/受光器:112GbpsPAM4対応の開発
  - ➢ 狭幅選択成長を用てL,C帯波長を1チップ集積化可能
    - ⇒112Gbps×115波@100GHz=13Tbps以上実現可能
  - ➢ PIN接合最適化で低消費電力化



超低消費電力型光エレクトロニクス実装システム技術開発 事後評価分科会

公開

### (4)成果I(高速光変調器)

#### デバイス技術

■ドーピングと素子形状最適化により70GHz以上の周波数帯域、56Gbpsアイ波形確認 ■高温85℃においても56Gbps動作可能

■112Gbps-PAM4電気信号での直接駆動により光信号出力を実証



超低消費電力型光エレクトロニクス実装システム技術開発 事後評価分科会

公開

### (4) 成果Ⅱ(高速受光器)



#### デバイス技術

- インコネにおける距離のばらつきにロバストに対応可能にするため、Ge層ファセット部を nドーピングした新構造を導入し、Ge層内の電界を増強
- 入力パワーが上昇した場合(0dBm)にも60GHzの周波数帯域を維持
   ⇒広範囲の入力パワーを受信可能な112Gbps-PAM4を実現可能



電界強度分布

56Gbps出力波形

# (3)アプローチ、特徴技術(電子回路)



超低消費電力型光エレクトロニクス実装システム技術開発 事後評価分科会

公開





- 電界吸収型光変調器ドライバーを試作・評価
  - ●最先端SiGe-BiCMOSプロセスを用いて、高線形動作回路設計により、56Gbps NRZ、 112Gbps PAM4の電気出力波形を確認

IC内広帯域インピー

(多重反射を抑制、 高品質な出力波形)

ダンス整合

OUT

●高振幅・低ジッタ化回路を設計し、2Vppを達成



電界吸収型光調器ドライバーチップ写真



公開

56Gbps NRZ出力波形 単相振幅 1Vpp(50Ω終端)



112Gbps PAM4出力波形PN31 単相振幅 1Vpp(50Ω終端)、光変調器負荷で2Vpp

電界吸収型光変調器ドライバーを試作・評価し、112Gbps PAM4の出力波形を確認

# (4) 成**果Ⅳ**(TIA)



#### デバイス技術

- SiGe-BiCMOSで試作したTIAと導波路型Ge-PDをFlip Chip実装してRxを作製
- 56Gbps NRZ及び112Gbps PAM4光入力の電気特性を評価
  - Single-PD方式TIA搭載Rxで良好な56Gbps動作を実証
  - 更に、112Gbps PAM4の出力波形を確認



Single-PD方式TIA搭載RX



バック回路



56Gbps RX出力波形



112Gbps PAM4 RX出力波形 I<sub>PD</sub>=410µA<sub>pp</sub>

TIAを試作・評価し、Flip Chip実装したRxで良好な56Gbps及び112Gbps PAM4動作を実証

# (4) 成果 V (CMOSを用いた1mW/Gbps低消費電力化)<sup>公開</sup>





# (3)アプローチ、特徴技術(波長多重光回路)

#### デバイス技術

■ 開発ターゲット > 16 λ 波長多重(WDM)合分波回路

#### ■ 技術課題

>8λのAWGで挿入損・クロストーク増大

#### ■ 開発方針

 $\lambda_1 \sim \lambda_8$ 

透過率

▶ 第2期までの成果である高性能な 8 λ - AWGと2 λ - DMZI型バンドパスフィルタ を接続し、低損失・低クロストークの16 λ -WDM合分波回路を実現



### (4) 成果VI(波長多重光回路)





任意偏波の16波長のWDM光信号を合分波可能な小型波長多重回路を実証

### (4)成果Ⅶ(高速光変調器+16波長多重光回路) <sup>公開</sup>

デバイス技術



<u>消光比4~4.4dB@2.5Vpp</u>

SiGe電界吸収型光変調器を用いて、50Gbps動作×16波長動作@Cバンド波長帯を実証



#### デバイス技術

- 非対称マッハツェンダーに光モニタとヒーターによるフィードバック制御を導入し位相エラーを 自動訂正。クロストーク-50~-60dB@4波長を実現。(シミュレーションでは64波長可能)
   更に、温度変化に対しフィードバック制御可能な電子回路を集積した耐温度・クロストー クフリーの波長多重光回路を実現
- 急激な温度変化(少なくとも0.53℃/s)に対して4ch 25Gbps信号で各波長分波後、エラー フリーを実現



CAT (Cascaded AMZ Triplets)構造を持つ波長分波回路 と電子制御回路



XX

Port 1

1306

200

ASE

Noise

Port 2

1308

Port 3

1310

Wavelength (nm) 各波長の光出カスペクトル

Port 4

1312

-5

400

Crosstalk

1316

1304 1306 1308 1310 1312 1314 131

1314

公開

### (5)目標の達成度





テーマ	2021年度末最終目標	主な成果状況	達成 度
2.2.2.1(e-1) デバイス技術	<ul> <li>・1レーン当たり112Gbps高速動作を可能とする光変調器および受光器の低消費電力光回路およびこれを駆動する電子回路を実現する。</li> <li>・1レーン当たりの大容量化に向け16波長合分波した光信号のシングルモードファイバ伝送を実現する。</li> <li>・1ノード当たり10Tbpsの伝送密度を有する光回路を実現する。</li> <li>・光回路の1mW/Gbpsの低消費電力動作を実証する。</li> </ul>	<ul> <li>・変調器、受光器の112Gbps高速動作実証。</li> <li>・変調器、受光器を駆動する電子回路(ドライバ、 TIA)の112Gb/s PAM4動作を実現するための高 線形ICを設計・試作。受光器とTIAで112Gb/s のRx出力波形を確認。</li> <li>・16波長合分波を可能とする光素子を動作実証。</li> <li>・上記16波長合分波器と112Gbps変調器、受光器 を組合わせることで10Tbpsの伝送密度を達成見 込み。</li> <li>・22nm CMOSを用いた解析で1mW/Gbpsの低消 費電力化を達成。</li> </ul>	0

達成度:◎大幅達成、〇達成(年度内達成見込みも含む)、△達成遅れ、×未達

#### 技術開発項目





超低消費電力型光エレクトロニクス実装システム技術開発 事後評価分科会







### (2)開発計画





### (4) 成果 I (10Tbps/ノード可能性実証試作)

#### 集積化プロセス技術

#### 10Tbps/ノードの高速光回路に集積される高機能光素子の特性改善・動作検証



超低消費電力型光エレクトロニクス実装システム技術開発 事後評価分科会

公開

#### (4) 成果 II (300mm-貫ファンドリへの展開)

集積化プロセス技術

#### ファンドリにおいて集積プロセスを構築、集積デバイス動作の検証を完了



超低消費電力型光エレクトロニクス実装システム技術開発 事後評価分科会

公開

# (4)成果皿(評価技術、パラメータ抽出手法、デバイスモディリョ)



(4) 成果Ⅳ(ばらつきモデルを用いた高精度デバイス・回路設計)

集積化プロセス技術

ばらつきモデルを用いたトランシーバ設計検証



パラメータ平均値を用いたシミュレーション

モンテカルロシミュレーション



超低消費電力型光エレクトロニクス実装システム技術開発 事後評価分科会

消光比

0.5

### (5)目標の達成度



#### 集積化プロセス技術

テーマ	2021年度末最終目標	主な成果状況	達成 度
2.2.2.1 (e-2) 集積化プロセス 技術	<ul> <li>・シリフォト統合化集積プロセスを用いて高速 光トランシーバが高密度に集積された光集積回 路チップを試作し、光電子集積インターポーザ として10Tbps/ノードの伝送密度を実現する光 集積回路であることを実証する。</li> <li>・光集積インターポーザの性能ばらつき低減に 向け、シリフォト統合化集積プロセスのばらつ きをパラメータとする光素子の特性ばらつきモ デルの高度化を図る。</li> <li>・一貫プロセスによるシリフォトチップ製造を 可能とするプロセスと設計を統合したプラット フォームを構築</li> </ul>	<ul> <li>・300mm統合プロセスを確立し、これを用いた 10Tbps/ノード可能性実証試作を完了。</li> <li>・ウエハプローバを用いた設計・プロセス統合ライ ブラリを構築し、ばらつきモデルによる設計・ プロセスの高信頼化を実現。</li> <li>・集積プロセスの一貫試作ファンドリへの展開完了。</li> </ul>	Ο

達成度:◎大幅達成、〇達成(年度内達成見込みも含む)、△達成遅れ、×未達

#### 技術開発項目





# シリフォト実用化の大きな課題: 光の入出力



公開

(1)開発目標



#### 光実装技術

#### 最終目標:

- ・16 波長多重に対応した波長偏波無依存な曲面ミラーをシリコンフォトニクスに集積
- ・上下曲面ミラーの高密度光結合20Tbps/mm<sup>2</sup>を実現
- ・光コネクタ用位置決め構造の高精度化と高精度実装技術を確立し、12芯光接続技術を実現
   ・マルチチップ実装技術、再配線技術、放熱構造技術を確立

10Tbps/ノード広帯域化実現に向け、波長多重技術を導入するため、 シングルモードファイバの入出力が必須

⇒高性能な高密度光結合(20Tbps/mm<sup>2</sup>)を実現するために3次元曲面ミラーを導入し 安価なパッシブ実装でシングルモードファイバを実装する





#### (2)開発計画





# (3)アプローチ、特徴技術



高性能な高密度光結合を実現するために新しい光結合手法(曲面ミラー)を提案

	グレーティング	アディアバティック	曲面ミラー(PETRA)
光リンク (実装方式)	ファイバダイレクト (アクティブ実装)	ポリマー導波路 (パッシブ実装)	ポリマー導波路 (パッシブ実装)
シリフォト結合器	グレーティング	アディアバティック	曲面ミラー
光結合面積	$\Delta \sim 10 \text{ mm}^2$	O ~2 mm <sup>2</sup>	◎ ~ 0.15 mm <sup>2</sup>
IO密度 @100G/λ	$\Delta \sim 80 \text{ G/mm}^2$	O ∼600 G/mm <sup>2</sup>	© ~ 20T/mm² @16λ
光結合損失	O ~ 2 dB	O ~ 1.5 dB	〇 目標< 1.5 dB
波長無依存	×	0	0
偏波無依存	2D : O, 1D : ×	0	0
<u>グレーティング</u> ガラスブロック シリコンフォトニクス アディアバティック 「アディアバティック	<sup>アイバ</sup> 光結合面積を 光結合可 1/50以下!	<u>本提案</u>	曲面ミラー ポリマー光導波路 曲面ミラー Si く 20um

超低消費電力型光エレクトロニクス実装システム技術開発 事後評価分科会

公開

3次元ミラーの作製方法



#### 光実装技術

#### ■ グレースケール露光を用いた3次元立体構造の作製







### 3次元ミラーの作製課題

光実装技術



シリコンフォトニクス



・8種類のシリコンSSCに対応した3次元ミラー構造(最小曲率半径:20µm)を作製
 ・水平方向では±5.0%以下のばらつきを実現。垂直方向±25.8%、角度方向±1.0%
 (ロス0.5dBの許容ばらつき範囲例:曲率(水平)±21%、曲率(垂直)±23%、角度±1.1%。
 ※SSC tip 200nm width)

# (4) 成果 I (光電子集積インターポーザ基板の試作) 公開

#### 光実装技術

 ■ 160nm先端幅のSSCを持つシリコン導波路に適した上下ミラーとポリマー光導波路 を集積した光電子集積インターポーザ基板を試作し、ミラー損失測定 ⇒上下ミラー(2.85dB)+ポリマー導波路(0.35dB)で3.2dBの低損失化を実現
 ■ 85℃まで良好な112Gbps伝送特性を実現



# (4) 成果 II (10Tbps (20Tbps/mm<sup>2</sup>)光電子集積インターポー 伊塞板)



(4)成果皿(光電子集積インターポーザ用光コネクタ)公開

低コスト樹脂コネクタ

金属ピン

(既製品)

金属ピンが一直線となる機構

インターポーザ用光コネクタ

基板位置決め構造、コネクタ位置決め構造、

<sup>光実装技術</sup> ■ 光電子集積インターポーザ用に2種類の光コネクタを検討

高信頼シリコンV溝コネクタ シリコンV溝を基板に埋め込み、それを目印 に導波路を製作





超低消費電力型光エレクトロニクス実装システム技術開発 事後評価分科会

ポリマー光導波路

基板位置決め構造

コネクタ位置決め構造

### (5)目標の達成度





テーマ	2021年度末最終目標	主な成果状況	達成 度
2.2.2.1(e-1) デバイス技術	<ul> <li>・シリコンフォトニクス光入出力構造の波長無 依存化・偏波無依存化を行い、シリコン導波 路とポリマー光導波路の高密度光結合を実現 する。</li> <li>・ポリマー導波路形成の効率化技術:光調芯時 間をなくした高速な部品搭載を検証する。</li> <li>・高集積光コネクタ:シングルモードポリマー 光導波路アレイとシングルモード光ファイバ の12芯高精度光結合を実証&amp;標準化提案す る。</li> <li>・光パッケージ技術:マルチチップ実装技術、 再配線技術を確立し、シリフォト光入出力密 度 20Tbps/mm<sup>2</sup>の実現&amp;10Tbps 伝送密度 の光リンク実証する。</li> </ul>	<ul> <li>・3次元ミラーを用いて、シリコン導波路とポリ マー光導波路との高密度光結合を実現。</li> <li>・ポリマー導波路形成の効率化技術:インプリント 法を用いた50mm角サイズのポリマー導波路一 括形成法とパッシブ実装可能な光コネクタ部品 搭載技術を検証。</li> <li>・高集積光コネクタ:シングルモードポリマー光導 波路アレイとシングルモード光ファイバの12芯 高精度光結合(平均&lt;2dB)を実証。</li> <li>・光パッケージ技術:光電子集積インターポーザを 試作し、シリフォト光入出力密度 20Tbps/mm<sup>2</sup> の実現&amp;10Tbps 伝送密度の光リンク実証。</li> </ul>	Ο

達成度:◎大幅達成、〇達成(年度内達成見込みも含む)、△達成遅れ、×未達







### (6)ベンチマーク(光変調器)



◆ SiGeを採用することで、他機関よりも変調効率が高く、低駆動電圧で小型化できること が特徴

	PET	PETRA		IMEC		Luxtera	IBM
構造	Si/SiGe- MZ	SiGe-EA	Si-MZ	SiGe -EA	Siリング 共振器	Si-MZ	SiとBaTiO <sub>3</sub> ハイブリッ ド・リング 共振器
駆動方式	集中定数/ 進行波型	集中定数 型	進行波 型	集中定数 型	集中定 数型	非公開	集中定数型
速度(GHz)	30-40	>70	33	>50	>40	>40	25
パワーペナルティ (dB)	-6	-7	~-10	~-10	~-11	非公開	>-10
電圧(V)	5	2	2.5	2.5	1.5	非公開	小信号応答 のみ
サイズ(μm)	200	40	1500	40	15	非公開	30
線形応答性	Ø	0	Ø	$\bigtriangleup$	×	Ø	×
消費電力	$\bigtriangleup$	Ø	×	Ø	$\bigcirc$	×	0
温度依存性	Ø	$\bigtriangleup$	Ø	$\bigtriangleup$	×	Ø	×
その他(動作波長・ プロセス)	O/Cバン ド可能	C/Lバン ド	O/Cバン ド可能	C/Lバン ド	波長制 御課題	O/Cバン ド可能	ハイブリッド 貼り合せプロ セス







◆ Ge成長方法や構造の工夫により受信感度が高く、高速で小型・低電圧駆動可能であることが特徴

	PETRA	IMEC	Luxtera	Intel	IBM
構造	横型PIN	横型PIN	横型PIN	縦型PIN	MSM
量子効率(%)	80-90	60-80	80	65	40
速度(GHz)	60	33	>40	31	35
電圧(V)	3	2	2	2	1
サイズ(μm)	30	15	30	50	30
線形応答性	Ø	×	×	0	×



### (6) ベンチマーク(波長多重光回路)



◆ 高度な光回路設計技術と高均一で再現性の高いシリコンフォトニクス作製技術 により低損失・低クロストークが特徴

波長多重回路 の上面図 研究機関	<b>PETRA</b> (OL 2014)	<b>PETRA</b> (EL 2016)	IMEC (OL 2013)	LETI (PTL 2017)
デバイス原理	<b>DMZI</b> delayed Mach- Zehnder interferometer	<b>AWG</b> arrayed waveguide grating	<b>AWG</b> arrayed waveguide grating	<b>EG</b> Echelle grating
導波路タイプ	シリコン細線	シリコン細線	シリコン細線	シリコン細線
チャネル数	4	8	8	16
チャネル間隔	800 GHz	100 GHz	100 GHz	100 GHz
挿入損	~1.2 dB	~1.5 dB	2~3.5 dB	1.5~2 dB
クロストーク	<-24 dB	<-17 dB	<-17 dB	<-15 dB

✓ 低損失化・>16入への多チャネル化両立のために、テクノロジ結合

✓ 更なる多チャネル化(>32λ)・低クロストーク化に優位なDMZIアクティブ制御方式も開発

デバイス技術

# (6)ベンチマーク(電子回路(光変調器ドライバー))開

- ◆MZ光変調器
  - ドライバーと光変調器を集積した形態での112Gbpsの報告は無い •
  - IBMの60Gbps送信器は6分割電極の入力信号を全て外部で位相調整しているため、実用性は低い •
  - 100Gbps PAM-4の報告はあるものの、スキュー調整を外部測定器で行なっており、実用化の課題 ٠ は残っている
- ◆EA光変調器
  - 112Gbpsの報告は無いものの、106Gbpsの報告例など高速化が進展している •
  - MZ光変調器ドライバーよりも消費電力は低い •

_		IC	Mod	λ (nm)	NRZ or PAM	Data rate (Gbps)	PRBS
Μ	IHP (2016)	SiGe 250nm	Si MZ 分割電極	1550	PAM-4	25 x 2	7
Z 	トロント大 (2017)	CMOS FD-SOI 28nm	Si MZ 進行波電極	1550	NRZ	44	31
<i>反</i> 調	IBM (2018)	SiGe 130nm	Si MZ 分割電極	1310	NRZ	60	7
器	Ghent (2020)	SiGe 55nm	Si MZ 進行波電極	1550	PAM-4	50 x 2	15
E	Oracle (2014)	CMOS 130nm SOI	SiGe EA	1530	NRZ	25	N/A
A	HHI	SiGe	InGaAlAs	1200	NRZ	56	21
変	(2017)	130nm	EML	1300	PAM-4	32 x 2	51
調	Ghent	SiGe		1565	NRZ	70	0
品	(2020)	55nm	SIGE EA	1202	PAM-4	53 x 2	9
	PETRA	SiGe	Si MZ 分割電極	1310/1550	<b>D</b> AM_4	56 y 2	31
		90 nm	SiGe EA	1550		50 x 2	51



◆112Gbps PAM4の高速性と線形性をCMOSで両立するのは難易度が高く(特に線形性)、両立はSiGeが優位
 ◆112Gbpsの報告は無いものの、106Gbpsの報告例など高速化が進展している
 ◆ただし、106Gbpsの報告例ではPN9段までであり、実用性の観点ではまだ不十分である

	IC	PD	λ (nm)	NRZ or PAM	Data rate (Gbps)	PRBS
ドレスデン工科大 (2018)	CMOS 28 nm	InGaAs	1550	NRZ	53	7
IMEC (2020)	SiGe 55 nm	Ge/Si APD	1310	NRZ	56	15
IBM (2015)	SiGe 130 nm	GaAs	850	NRZ	71	7
Ghent大	SiGe	Ge	1550	NRZ	90	q
(2019)	55 nm	WG	1550	PAM-4	53 x 2	5
Intel (2021)	CMOS 28 nm	Ge	1310	PAM-4	50 x 2	-
PETRA	SiGe 90 nm	Ge WG	1310/1550	PAM-4	56 x 2	31



(6)ベンチマーク(集積化プロセス技術)



300mm製造ラインでのシリコンフォトニクス回路試作を比較

- ▶ 低損失性能と集積回路で、他機関をリード
- PETRAのみ40nm高精度加工を1.3µm/1.5µm系向け統合プロセス として適用[他機関は90nm、または未統合]







	グレーティング	アディアバティック	曲面ミラー(PETRA)
光リンク	ファイバダイレクト	ポリマー導波路経由	ポリマー導波路経由
シリフォト結合器	グレーティング	アディアバティック	曲面ミラー
光結合損失	O ~ 2 dB	O ~ 1.5 dB	O 2.85 dB (目標<1.5 dB)
結合面積	$\Delta \sim 10 \text{ mm}^2$	O ~2 mm <sup>2</sup>	◎ ~ 0.15 mm <sup>2</sup>
IO密度 @100G/λ	$\Delta \sim 80 \text{ G/mm}^2$	O ~600 G/mm <sup>2</sup>	O ~ 1.2 T/mm <sup>2</sup>
波長無依存	×	0	0
偏波無依存	2D : O, 1D : ×	0	0
温度無依存	$\triangle$	0	0

<u>グレーティング</u>





<u>アディアバティック</u>







基板上光コネクタ

	ガラス	シリコン (PETRA)	プラスチック (PETRA)
精度	0	0	O (< 2dB)
温度特性	0	0	△ 課題
実装方法	0	△ 課題	0
量産性	× 機械加工	〇 半導体プロセス	〇 成型
実装方式	× アクティブ	O パッシブ	O パッシブ
コスト	×	0	$\bigcirc$

<u>ガラス</u>

<u>シリコン</u>

<u>プラスチック</u>





