



"RISC-V"で革新的システム開発を実現


東京科学大学 RISC-Vデザインセンター

概要・成果

ライセンスフリー命令セット仕様である RISC-V アーキテクチャと HW アクセラレータのシステム構成により、SW 定義の機能柔軟性と高い処理効率を両立する優れた SoC ソリューションを、NEDO プロジェクト「RISC-V システム設計プラットフォームの研究開発」において技術構築し、IoT・AI 領域向け専用チップ開発において従来技術に比べ数十倍～数百倍の処理電力効率を実現しました。この高効率 RISC-V SoC ソリューションを RISC-V デザインセンターで提供します。


製品・サービス紹介

RISC-Vを用いたAIエッジデバイス向け高性能・省電力システムを、システム機能のSW記述（C/C++言語）から直接チップ開発までを早期に完成できる画期的なC2RTL高位設計フローによって、今後急拡大するAI市場へ様々な新規AIエッジソリューションのSW/HW協調設計検証環境を提供するとともに、RISC-Vデザインセンターと提携するHW・SW・EDA各ベンダー企業とともにRISC-V開発エコシステムを構築して参ります。



希望するマッチング先

IoT・AI・ロボット・車載・航空・宇宙・次世代通信などの最先端分野で、新規マーケット開拓のための国際競争力のある製品開発を目指す企業・団体に対して、RISC-VコアとC2RTL高位設計環境による早期開発と国内企業の総力による設計支援体制でサポートします。



プロジェクト実施期間	2022年度～2024年度
NEDOプロジェクト名	省エネAI半導体及びシステムに関する技術開発事業／AIエッジコンピューティングの産業応用加速のための設計技術開発／RISC-Vシステム設計プラットフォームの研究開発
お問い合わせ先	国立大学法人東京科学大学 工学院 一色 剛 Email : issniki@ict.e.titech.ac.jp