成果報告書詳細
管理番号20100000000206
タイトル平成18年度-平成20年度成果報告書 高集積・複合MEMS 製造技術開発事業 MEMS-半導体横方向配線技術の研究開発
公開日2010/6/12
報告書年度2006 - 2008
委託先名国立大学法人東北大学
プロジェクト番号P06022
部署名機械システム技術開発部
和文要約MEMS とLSI を高密度に一体化実装する新しい低温積層高密度一体化実装技術を開発することを目的として研究開発を行った。研究開発の内容は、1)セルフアセンブリー機能を用いてフレキシブル配線基板上にMEMS チップやLSI チップを高精度で一括実装する技術と、2)フレキシブル配線基板上に狭ピッチのマイクロバンプを高密度に形成する技術、3)基板上に搭載したチップに高密度のチップ乗り越え配線を形成する技術、4)それらのチップ上に抵抗やコンデンサ、インダクタ、コイルなどの受動素子を形成する技術、5) 以上の技術を統合したテストモジュールの試作、から成る。
1) セルフアセンブリー機能を用いたMEMS-LSI一括実装技術:溶液の表面張力を利用して、たくさんのMEMSチップやLSIチップをシリコンインターポーザーやフレキシブル配線基板表面に高精度一括実装する技術を開発した。8 インチウェーハ上へ一括実装するための自己組織化実装装置を開発し、約1000 個のチップの一括実装が可能となった。シリコン基板を用いた場合のチップ・アラインメント精度は、平均値で0.429μm、90% 歩留まりで1μm という値が得られている。
2)フレキシブル配線基板上への高密度マイクロバンプ形成技術:平坦化リフトオフという手法を用いて、フレキシブル配線基板上に狭ピッチで高密度のマイクロバンプを形成する技術を開発した。バンプ・サイズ5μm×5μm、バンプ間隔、15μm, 25μm, 30μm, 50μm のバンプチェーンを試作し、良好な電気的特性を得ることができた。また、マイクロバンプが形成されたフレキシブル基板に、マイクロバンプ付チップをセルフアセンブリー技術を使って一括実装することにも成功した。
3)チップ乗り越え配線形成技術:セルフアセンブリー技術を用いてフレキシブル配線基板に実装したMEMSチップやLSIチップを乗り越えて高密度に横方向配線する技術を開発した。フレキシブル配線基板にチップを実装した後、全面に0.2μm-1μm の厚さのシリコン酸化膜を300℃以下の低温で堆積し、Cu メッキによりチップ乗り越え配線を形成した。チップ側面にポリイミドのテーパー状側壁を形成することで、約10μm 線幅のチップ乗り越え配線を形成することに成功した。また、MEMS チップに、シリコン貫通配線 (TSV) 付きキャビティチップを嵌め込むことにより、高い段差を有するMEMS チップへの乗り越え配線の形成にも成功した。
4)チップ上への受動素子形成技術:フレキシブル配線基板に実装したチップ上にコンデンサ、インダクタ、コイルなどの受動素子を形成する技術を開発した。高誘電率 (High-K)絶縁膜と金属電極を用いて形成したコンデンサで、良好な周波数特性が得られることを確認した。インダクタ、コイルは Cu メッキを用いたCu ダマシン法により形成した。Cu配線間に磁気ナノドットを充填することにより、自己インダクタンスの値が約20%増大することを確認した。また、インダクタ、コイル下のシリコンを除去してキャビティ構造とすることにより、周波数特性が大幅に改善されることも確認した。
5)テストモジュールの試作:MEMSチップ、LSIチップ、コンデンサチップ、インダクタチップを、セルフアセンブリー技術を用いてフレキシブル配線基板に一括実装し、それらをチップ乗り越え配線で接続したテストモジュールを試作し、良好な電気的特性を得た。
英文要約In a batch assembly technology for MEMS and LSI, we have developed a new self assembly method making use of surface tension of liquid. In the self-assembly method, the plateaus with rectangular shape and hydrophilic surface were formed on a Si interposer substrate or a flexible substrate. MEMS or LSI test chips with hydrophilic surface at the backside were aligned and eventually bonded onto the plateaus on the Si interposer substrate or the flexible substrate. A liquid was dropped onto the plateau on the Si interposer substrate or the flexible substrate and the test chip was placed with face-up or face-down on this plateau and precisely aligned by using surface tension of liquid and bonded. We developed a new equipment for a batch assembly which enabled more than one thousands of chips simultaneously aligned on an eight-inch wafer. Furthermore we carefully evaluated the influences of chip size, surface roughness and liquid volume on chip alignment accuracy. As a result, we obtained a very high alignment accuracy of 0.429μm at average and 1μm at 90% yield. In the high density microbump technology, a new planarized lift-off method and an imprinting technique were developed to form high density microbumps both on the Si interposer substrate or the flexible substrate and MEMS or LSI chips. High density microbumps with the size of 5μm x 5μm and the thickness of 2μm were successfully formed. Furthermore chips with microbumps were successfully aligned on the flexible substrate with many microbumps by the self-assembly method. In the lateral interconnection technology over high steps of MEMS and LSI chips, we have developed methods to conformally deposit SiO2 , Ta barrier metal and Cu seed layer on a chip with a step height of 100μm at low temperature. Then we succeeded in forming Cu lateral interconnections over high steps of Si chips by electroplating. We used a silicon cap with through-silicon-via (TSV) to form the lateral interconnection for MEMS chips with the height of more than 400μm. A cavity is formed in a silicon cap with TSV to accommodate a MEMS chip. Beam lead electrodes are formed over the cavity. One end of beam lead electrode is connected with MEMS chip and the other end with TSV. The lateral interconnection for MEMS chip is formed by the beam lead electrode and the TSB. In the passive device technology on chip, we have proposed to achieve a high inductance by using metal nano-dot films and a high capacitance by using high-k (high dielectric) materials. We formed an extremely high density Co magnetic nano-dots with a diameter of 4 to 6 nm and with a density of 5-10×1012 cm-2 and confirmed that the magnetic permeability significantly increased by inserting such Co magnetic nano-dots. We fabricated inductors by Cu damascene method. The inductance value increased by approximately 20% by forming Cu coil in the Co nano-dot film. We formed a cavity underneath the inductor to improve the inductor performance. The resonant frequency and Q value of inductor increased more than two times by forming the cavity underneath the inductor. We also fabricated capacitors with the structure of Ta-HfON-Al and obtained a capacitance value of 5-6 nF/mm2. Finally we tried to fabricate a simple test module with MEMS chips, LSI chips and passive device chips. Then, we succeeded in bonding MEMS chips (pressure sensor chip and force sensor chip) and LSI chip with ASK modulation circuit and frequency divider circuit onto a flexible substrate by a chip self-assembly method. We confirmed that basic characteristics of force sensor chip were not affected by a chip self-assembly process.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る