成果報告書詳細
管理番号20100000002205
タイトル*平成21年度中間年報 省エネルギー革新技術開発事業/先導研究/ナノ積層型高熱伝導膜によるホットスポットフリーLSIの研究開発
公開日2010/11/10
報告書年度2009 - 2009
委託先名古河電気工業株式会社
プロジェクト番号P09015
部署名省エネルギー技術開発部
和文要約和文要約等以下本編抜粋:1. 研究開発の内容及び成果等
1-1. 背景
高度情報化社会を支える機器・デバイスの消費電力増大を抑制するため、これまでの研究開発で高い熱輸送特性が確認された高熱伝導多層膜をデバイスに適用する。シリコンデバイストランジスタの近傍に高熱伝導膜多層薄膜を形成することで、デバイス全体の温度を低下させ、リーク電流ロス低減とチップの省エネ化を実現し、デバイス積層化に伴って発生するホットスポットを抑制する。その結果、高密度集積化が可能となり、信号遅延や信号減衰を抑制するリピータバッファの消費電力が低減される。
本研究開発では、(1)高熱伝導多層膜の組み込みによるホットスポット放熱性向上効果の検討、(2)外部放熱ヒートスプレッダと実証デバイスへの接続技術開発、(3)実デバイスにおける高熱伝導多層膜組み込み構造・プロセスの設計および試作による評価 を実施し、「実動作シリコンデバイス」にて、高熱伝導多層膜によるデバイス温度低減効果を確認する。また、(4)高熱伝導多層膜のデバイス基板上への高速成膜のプロセス的検証、(5)積層デバイス試作評価にも取り組む。
英文要約Title: Research and Development of hot spot free technology in LSI device using high thermal conductive multilayered film (FY2009-FY2010) FY2009 Annual Report
The increase of the power consumption of the equipment and the device used in the highly-networked information society has happened. To the decrease of its consumption, the technology that decreases the temperature of the device by using the high thermal conductive multilayered film that has a high heat transportation property is developed. By decreasing the temperature of the device, the loss by the leak current of the transistor device can be decreased and the chip stacked module including the logic device to which the power consumption related to the signal compensation is decreased, can be achieved. The content of execution in FY2009 is as follows;In execution term 1 "Examination of hot spot controlling effect by building in the high thermal conductive multilayered film on the device chip", the high thermal conductive multilayered film was formed by using reactive spattering method with high film formation rate, and the device to evaluate the characteristic was prepared. In execution term 2 "Development of interconnecting technologies of the Heat spreader and test device", The Ag paste and the Cu paste were selected as a proper material by examining the interconnection technology that used some kinds of metallic paste aiming "low thermal resistance interconnection" to transport of heat toutside of the device. In execution term 3 "Design of built-in structure of the high thermal conductive multilayered film in the device and the evaluation of trial making in concept device", from the examination of the formation process and structure in the concept device that was able to evaluate the influence on the characteristics of the heat transportation and the transistor operation, the process and the structure of the formation of the high temperature conduction film to the silicon wafer with which the transistor was formed were designed.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る