成果報告書詳細
管理番号20100000001839
タイトル平成19年度-平成21年度成果報告書 半導体アプリケーションチッププロジェクト 情報家電用半導体アプリケーションチップ技術開発 情報家電用ヘテロジニアス・マルチコア技術の研究開発(自動並列化コンパイラの研究開発)
公開日2011/1/25
報告書年度2007 - 2009
委託先名学校法人早稲田大学
プロジェクト番号P05020
部署名電子・情報技術開発部
和文要約本委託事業では、助成事業と共同で、情報家電機器の中核となる高性能低消費電力のヘテロジニアス・マルチコアチップ、及びアプリケーションソフトの生産性を上げ消費電力を下げる自動並列化コンパイラの研究開発を行うことを目標として研究開発を行った。
具体的には、本委託事業では、情報家電用ヘテロジニアス・マルチコア・アーキテクチャを研究開発推進委員会にて助成・委託事業共同でアーキテクチャを策定すると共に、ヘテロジニアス・マルチコアの高性能・低消費電力化を目指す自動並列化コンパイラの研究開発を行った。開発コンパイラは、情報家電アプリケーションプログラムを開発したヘテロジニアス・マルチコア用APIを用い並列化し、ヘテロジニアス・マルチコアの実効性能の向上、低消費電力化の実現に成功した。
以下に主な成果を述べる。
本委託事業は、“研究開発推進委員会”と“ヘテロジニアス・マルチコア用自動並列化コンパイラの研究開発”という2つの研究開発項目から構成されている。
研究開発委員会では、助成・委託事業連携で、30GOPS/W程度の高い電力効率を実現し、64ビット汎用コアと特定用途コアとの合計で8コア以上搭載するコンパイラ協調型ヘテロジニアス・マルチコアチップのアーキテクチャを策定すると共に、技術評価WGを研究開発推進委員会の下に設置し、各技術の評価と相互活用の促進、成果の事業化を検討することを目標に活動を行った。推進委員会はプロジェクト実施中に6回、技術評価WGは46回開催し、目標を上回るSH汎用コア8コア、3種の特定用途コア7コア(FEGAコア4コア、MX-2コア2コア、VPUコア1コア)の計15コアを集積した37GOPS/Wのコンパイラ協調型ヘテロジニアス・マルチコアRP-Xを開発し、2010年2月に開催されたIEEE ISSCC2010で発表を行った。
 “ヘテロジニアス・マルチコア用自動並列化コンパイラの研究開発”に関しては、世界初のヘテロジニアス・マルチコア用APIを用いて開発チップ上で高速化と消費電力削減を実現するコンパイラを開発することを目標として開発を行った。APIに関しては、早稲田大学内に設置したヘテロジニアスマルチコアアーキテクチャ・API検討委員会にて国内半導体・IT企業6社とOSCARコンパイラによる自動並列化及び電力制御を可能とするAPIを策定した。さらに、そのAPIを用いて自動的に並列化及び電力削減を行うコンパイラ技術の開発を行った。このコンパイラを用いて上述のRP-上で音楽圧縮プログラムAACエンコーダを自動並列化して実行した所、8つのSHと4つのFEGAアクセラレータコアを用いた場合1つのSHコアのみを用いる場合と比べ16.08倍の速度向上を得ることができた。電力削減に関しても、8SH+4FEGAの構成で、電力制御を行わない場合の消費電力が1.9[W]であるのに対し、電力制御行った場合には0.38[W]と低減でき、80[%]の電力削減効に成功した。
 また、上記の研究開発の成果の一部は、16件の査読付き論文、24件の国内外の招待講演、研究会論文7件、シンポジウム論文3件、学術展示及びデモ9件、学生を含めた受賞5件、新聞掲載 12件、雑誌など掲載記事(14件)、Webニュース 52件の形で発表された。
英文要約Grant: Automatic Parallelizing Compiler Research and Development
Research and Development Propulsion Committee Chair
Hironori Kasahara
Professor, Department of Computer Science and Engineering
Director, Advanced Multi-core Processor Research Institute
Waseda University
April 2010
The goal of this project is to research and develop advanced compiler cooperative heterogeneous multicore processor technologies for consumer electronics to realize low power, high performance, and good application program productivity. The role of Waseda University is to direct the Project through the Research and Development Propulsion Committee and the Technology Evaluation Working Group (WG) under the Committee in addition to the compiler development. This final report describes the project activities performed during the four fiscal years.
(1)Activities in the Research and Development Propulsion Committee
The six Committee meetings were held in total during the project period to check the research and development statuses of Hitachi, Renesas, TITEC and Waseda groups and give advices to them to overcome the various problems. The final meeting was held on Feb. 2 in 2010 to watch the demos of the developed 15 core heterogeneous multi-core RP-X and the performance of the compiler and API and confirmed the fulfillment of the project goals.
(2)Activities in the Technology Evaluation WG
The 46 Technology Evaluation WG meetings were held in total to check the status of the R&D groups and resolve the problems like the delay of the chip development. Finally, the compiler and API analyzer were successfully worked on the RP-X and their performances were press released and presented in ISSCC on Feb. 8 in 2010.
(3)Development of Automatic Parallelizing Compiler for Heterogeneous Multi-core
The OSCAR heterogeneous multi-core compiler to generate parallelized programs using OSCAR API was successfully developed. The OSCAR compiler gave us 16.08 times speedup using 8 SH general purpose processor cores and 4 FEGA accelerator cores compared with the sequential execution by the single SH core for an AAC encoding multi-media program. Also, it succeeded to reduce the consumed power to 0.38 W with the automatic power control by the compiler from 1.9 W without the power control, or 80% reduction, for the realtime AAC encoding. Through the evaluations for processing performance and consumed power, it was confirmed that the goals of the development of parallelizing compiler to improve the processing performance and reduce consumed power were attained. The above and related heterogeneous multi-core research accomplishments have been presented as 16 reviewed technical papers, 24 invited talks, 7 technical reports, 3 reviewed symposium papers, 9 poster and demo presentations, 5 awards, 12 news paper articles, 14 magazines articles and 52 web news.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る