成果報告書詳細
管理番号20100000001877
タイトル平成20年度-平成21年度成果報告書 次世代半導体材料・プロセス基盤(MIRAI)プロジェクト 次世代半導体材料・プロセス基盤(MIRAI)プロジェクト(一般会計) 新構造極限CMOSトランジスタ関連技術開発 (平成20年度補正予算分) 1
公開日2011/1/25
報告書年度2008 - 2009
委託先名株式会社東芝
プロジェクト番号P01015
部署名電子・情報技術開発部
和文要約1. 高移動度チャネル材料用メタルソースドレインの開発: n/pーGe基板上の、リン界面偏析NiGe/Ge ショットキー接合の開発を行った。界面のリン濃度が十分高い場合、ショットキーバリアの実効的低下によりオーミック接合が得られた。
さらに、リンの拡散を抑制する手法も実証した。一方、ひずみSi,およびGe立体チャネルへのメタルSD適用実験も行った。
: 2. ひずみ制御によるキャリア移動度向上技術の開発: ゲート長50nm程度までのひずみSiーGAAーnMOSFETを試作した。無ひずみの素子に対し、引張りひずみによる移動度向上効果による電流増加を観測した。GeーnMOSFETの駆動電流増大に有効なひずみの印加方法に関する包括的解析を行い、[110]方向に一軸引張りひずみを印加することが最も有効であることを示した。更に、その一軸ひずみを印加するためのSiGeストレッサーの基本プロセスを開発した。
: 3. 高移動度チャネル表面・界面の制御によるキャリア散乱低減技術の開発: high-kゲート絶縁膜とGeチャネルの界面にストロンチウムジャーマナイド(SrGe)界面層を有するpMISFETを試作し、high-kゲート絶縁膜を有するMISFETとして、世界最高正孔移動度を実現した。同構造にて、EOT=1.1nmを達成した。
: 4. 高いゲート静電支配力を有する短チャネルトランジスタの試作: 300mm試作ラインにて、FinFETチャネルに圧縮ひずみを印加するためのSiGeストレッサープロセスを開発した。また、水素アニールによるFin側壁平坦化を実証した。
英文要約Title: Next Generation Semiconductor Materials and Process Platform (MIRAI) Project: Ultra-scaled CMOS (FY2008-FY2010) Final Report (FY2008 supplemental budgets)
1. Development of metal source/drain for high-mobility channel materials: NiGe/Ge Schottky contacts on n/p-Ge substrates were investigated in which phosphor (P) atoms were segregated around the NiGe/Ge interfaces. Ohmic contacts were obtained for the NiGe contacts with high density of localized P atoms around the interface, suggesting the Schottky barrier lowering due to the P segregation. Also, suppression of P diffusion in Ge substrates and NiSi formation on Si-fin sidewalls were demonstrated.: 2. Development of mobility-enhancement technology by strain control: Strained-Si gate-all around (GAA) nMOSFETs having short channels down to ~50 nm were fabricated. Higher drive current were observed than in unstrained GAA-nMOSFETs due to the electron mobility enhancement under the tensile strain. : A comprehensive study was carried out for electron mobility and band-gap energy in Ge under various biaxial and uniaxial strain configurations. It was found that the uniaxial strain along [110] directions is most preferable in terms of high mobility and wider band gap energy. SiGe stressor structures were fabricated on Ge substrates to realize such strain in a Ge-MISFET channel.: 3. Development of scattering reduction technology for carriers in high mobility channels by controlling the surfaces and the interfaces: Ge-pMISFETs having a high-k gate stack with a strontium germanide (SrGe) interlayer were fabricated. A highest hole mobility ever reported for that in high-k/Ge MISFETs was obtained. The equivalent oxide thickness (EOT) of 1.1 nm was obtained with the reasonably low gate leakage current.: 4. Fabrication of short-channel transistors with high electrostatic controllability by the gate electrode: SiGe stressors were epitaxially grown on the sidewalls of SOI-Fin structures using 300 mm facility of Toshiba Corporation. Compressive strain was observed in the central portion of the fin. A hydrogen annealing at a high temperature was also examined to the fins. Smoothing effect and thinning of the fins were observed after the treatment.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る