成果報告書詳細
管理番号20100000001878
タイトル*平成21年度中間年報 次世代半導体材料・プロセス基盤技術の開発 次世代半導体材料・プロセス基盤(MIRAI)プロジェクト(一般会計) 新構造極限CMOSトランジスタ関連技術開発 (通常予算分) 2
公開日2011/1/25
報告書年度2009 - 2009
委託先名独立行政法人産業技術総合研究所
プロジェクト番号P01014
部署名電子・情報技術開発部
和文要約和文要約等以下本編抜粋:1.研究開発の内容及び成果等
(1) 原子層レベル界面制御によるメタルソース・ドレイン形成技術およびショットキーバリアハイト制御技術の研究開発
これまでに開発したメタルソース・ドレイン技術を用いてSOI MOSFETを試作し、電気特性を測定した。結果を図1に示す。ゲート長は70 nm、TaN/HfO2から成るMIPSゲートスタック構造を採用し、EOTは1.5 nmである。エピタキシャルNiSi2の特徴的な成長機構を利用することで、ゲート端部に接合位置を配置したメタルソース・ドレインを形成することに成功した。このメタルソース・ドレイン領域にイオン注入し、アニール処理によって不純物を接合界面に偏析させて、ショットキーバリアの調整を行なった。その結果リン(P)をおよびボロン(B)を不純物とするトランジスタにおいて、それぞれNMOSとPMOSの動作に成功した。いずれも5桁以上の電流ON/OFFが得られており、バリアハイトの調整技術がうまく機能していることが確認できた。
トランジスタ試作と並行して、不純物偏析量とバリアハイト変化量の関係を研究した。シリサイドを選択除去するウェットエッチング法を開発してSi界面を露出し、界面に存在する不純物濃度をSIMSで調べた。さらにショットキーダイオードの整流特性から、不純物偏析による実効バリアハイトの変化量を見積もった。両者を比較したところ、偏析した不純物の面密度に比べてバリアハイトの変化量が小さいことが分かった。これは偏析した不純物の一部のみが電気的に活性化していることを意味する。バリアハイト制御技術を高度化する上で、不純物の活性化率が重要な役割を担うことを確認した。また、ゲートエッジに対する、NiSi2メタルソース・ドレインの接合位置制御についても検討を行った。その結果、NiSi2形成熱処理における、NiSi2のSi<100>方位およびSi<110>への成長異方性を活用することにより、nmオーダーの制御が可能であることを見出した。
英文要約Abstract
(a) Development of metal source/drain (SD) formation technology using the interface control technique, exploring the Schottky barrier height controlling technology: The developed metal source and drain technology was integrated into fabrication of MOSFETs with 70 nm gate length. Owing to the unique growth behavior of epitaxial NiSi2 on Si, source and drain junctions were successfully aligned to the gate edges. Followed by the dopant segregation technique, both NMOS and PMOS transistors with high performance (ON/OFF > 5 orders of magnitude) were obtained. In addition, a relationship between segregated dopant concentration and Schottky barrier height was studied. It is clarified that not only the segregation but also the activation ratio is important for the control of effective Schottky barrier height. (b)Development of advanced gate stacks toward high current drivability: A novel surface treatment technique to form ultrathin gate stacks with high electrical qualities has been developed. We successfully terminated the Si surface by one-monolayer of oxygen atoms (oxygen-terminated Si surface). The HfO2 gate stacks directly grown on this surface showed superior electrical properties with EOT=0.6 nm to those grown on the hydroxyl-terminated Si surface that was developed in the previous fiscal year. (c) Process technology of the ultrascaled CMOS devices toward quasi-ballistic transport: We achieved fabrication of a-Si gate electrodes with 10-nm width by applying sliming technique to electron beam resist and hard mask. We have been developing the ultrascaled high-k gate stacks with metal source/drain by using the above sliming process for 10-nm gate fabrication. (d) Measurement and characterization of quasi-ballistic transistors: A large number of the interface traps were observed near the conduction band edge in the gate insulator structure on Ge substrates with Si interfacial layers. On the other hand, the GeO2 interfacial layer is effective to reduce the interface traps. This means that the GeO2 interfacial layer is suitable for the high performance Ge n-channel MOSFETs. We measured the stress distribution in the W/TiN metal gate structures using the polarized Raman spectroscopy technique. We analyzed the stress distribution in even higher spatial resolution than the diffraction limit of excitation light by comparing the polarization dependence of the Raman spectra with the excitation light intensity distribution calculated by FDTD simulations. We performed measurements of potential profiles on the cross-section of Si MOSFET samples with the vacuum gap modulation (VGM) spectroscopy. We measured dependence of line profiles of the VGM signals on the bias voltages, and estimated the junction depth and steepness by comparing it with STM simulation results. (e) Simulation of quasi-ballistic transistors: We have successfully elucidated the enhancement mechanism of the ballistic rate in MOSFETs with the Schottky barrier junction on the basis of our quantum-corrected Monte Carlo device simulation. Moreover, we also figured out that the Schottky barrier height more than 0.15 eV is necessary to enhance the ballistic rate.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る