成果報告書詳細
管理番号20100000002341
タイトル平成21年度成果報告書 平成21年度第1回採択産業技術研究助成事業 09A13001d 自律的性能補償を実現するVLSI設計技術の研究 平成21年度中間
公開日2011/1/8
報告書年度2009 - 2009
委託先名国立大学法人大阪大学橋本昌宜
プロジェクト番号P00041
部署名研究開発推進部
和文要約オンチップばらつきセンサの出力を元にクロックドライバの特性を調整してクロックスキューの低減が可能であるかを評価した。
製造ばらつきによる静的な遅延ばらつき、ならびに温度や電源電圧などによる動的な遅延変動を検出し、目標の動作速度に対して余裕がある場合は回路を低速化、逆に動作速度に満たない場合は回路を高速化する適応的速度制御方式の設計技術について研究を行った。またその実機動作を試作VLSIで行った。
NBTI劣化による遅延増加の適切な解析方法を明らかにするため、対象回路におけるPMOS のストレス確率を、回路単位、インスタンス単位、トランジスタ単位の3つの粒度で算出し、長期劣化予測モデルを用いて粒度がNBTI 劣化予測に与える影響を評価した。
チップの取り得る補償状態数の削減と補償判定の簡略化により、テストコストを大幅に減少させることのできる性能可変化のためのクラスタリング方法を開発した。
英文要約We evaluated the feasibility of a scheme that reduces clock skew using on-chip variability sensors.
We studied a design methodology for an adaptive speed control scheme that detects static and dynamic delay variations. The operation of the adaptive speed control is validated on silicon.
We evaluated the impact of the granularity of PMOS stress probability computation in NBTI induced delay variation.
We devised a clustering scheme that changes circuit performance after fabrication. Its feature is a small test cost thanks to reduced number of compensation levels and ordering before fabrication.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る