成果報告書詳細
管理番号20110000000231
タイトル平成21年度~平成22年度成果報告書 省エネルギー革新技術開発事業 実用化開発 抵抗変化型不揮発スイッチ素子を適用した再構成回路デバイスの研究開発
公開日2011/4/20
報告書年度2009 - 2010
委託先名日本電気株式会社
プロジェクト番号P09015
部署名エネルギー対策推進部
和文要約 情報機器・システムの性能・消費エネルギー・コストは、主要デバイスであるシステムLSIが鍵をにぎっている。ハードウェアとして単一の機能を実現する専用LSI(ASIC)は高性能・低電力である。しかし、搭載する機器ごとにLSIを開発するため、最先端世代のLSIの開発コストとマスクコストが著しく増大し、少量~中量多品種製品へのASICの適用はコストが見合わなくなっている。従って省エネルギー社会実現のためにはハードウェア(LSI)にプログラマビリティを持たせ、且つ専用LSIの低電力性を併せ持った新規LSIの実現が期待されている。
既存の再構成可能LSI(PLD)はCPUほどの汎用性はないが、単一機能しか実現できない専用LSIと異なり機器開発者が任意に演算回路を構成できる。スイッチ部は複数トランジスタとそれぞれを接続する多層配線から構成されている。半導体メモリセルSRAMと半導体スイッチにより構成されるSRAMスイッチは非常に面積が大きく、配線領域の占める割合も大きくなり、LSIチップ面積が大きくなるという課題がある。また消費電力に関しても面積の大きなSRAMスイッチに起因するLSIの動作時および待機時の消費電力が大きい課題がある。
 本事業では、具体的な再構成可能回路を設計し省エネルギー効果を達成できるアーキテクチャの開発および量産工場で製造されたCMOS回路を含むLSIウェハ上の銅配線間に抵抗変化型素子を集積化した。CMOSトランジスタと多層配線の性能・信頼性が劣化しないプロセスを開発し、on/off比5桁を有する2端子抵抗変化型素子を搭載した。
また再構成回路はALU型のアーキテクチャを用いたプログラマブルセルをタイル状に配置する構成とした。クロスバースイッチにおいては、制御トランジスタ使用数を少なくするためスイッチをアレイ状に配置し、それぞれの行と列にプログラミングトランジスタを配置した。
 試作した再構成回路チップでは、量産工場で形成した90nm世代のCMOS回路基板上の銅配線における第4層(M4)と第5層(M5)の配線層間に抵抗変化型素子を形成した。プログラマブルセルの機能は従来型の4入力LUT型と同じ機能とした。同じアーキテクチャで形成した従来型のSRAMベースの再構成回路と比較すると、目標性能であるチップ面積1/4以下、動作時電力1/2を上回る性能を達成し、再構成回路の動作を確認した。
英文要約 Programmable logic devices such as SRAM-based FPGAs suffer from both large leakage and dynamic power
consumption due to excessive stand-by leakage of highly scaled SRAM and long connections passing
through several pass-transistor switches having large series resistance and parasitic capacitance.
A higher mask cost with long turn-around time (TAT) is another issue in ASICs,which is desired to be
solved by developing new low power programmable devices."Nonvolatile resistive change device (NRCD)"
embedded on CMOS is one of the solutions for reducing the power consumption of the generalFPGAs.
In this work, we develop the embedding device technology of NRCDs on CMOS without degrading CMOS and
interconnect performances. We design a programmable logic test vehicle on a 90nm CMOS platform
featuring ALU architecture with a programmable cell array using the NRCDs. The NRCDs are used not only
for crossbars connecting the functional blocks and horizontal/vertical wires, but also for the level
selectors and bus holders. In the crossbar circuit, the programming transistors are shared by plural
NRCDs, in which programming drivers are placed on the outer edge of the programmable cell array.
A 32x32 crossbar circuit using the NRCDs is investigated on a practical scale. The row and column
lines work for the programming lines as well as the signal routing paths. A half-selected programming
scheme is used to program the individual NRCDs.
In conclusions, we newly develop the reprogrammable macro chip featuring a 1k programmable cell array
with the NRDCs, which is fabricated on the mass-productive 90-nm CMOS without regarding the CMOS and
interconnect performances. The 70% reduction of the chip area and the dynamic power consumption are
demonstrated in the chip.The developed nonvolatile programmable logic device using the NRCDs is
a strong candidate for energy saving of future information and communication technology.
ダウンロード成果報告書データベース(ユーザ登録必須)から、ダウンロードしてください。

▲トップに戻る